《单片机存储器扩展技术.ppt》由会员分享，可在线阅读，更多相关《单片机存储器扩展技术.ppt（36页珍藏版）》请在三一办公上搜索。
1、第六章 单片机存储器扩展技术,6.1 存储器系统基本知识 6.1.1 存储器的分类 1.只读存储器（ROM）（1）掩模工艺ROM（2）可一次性编程ROM（PROM）（3）紫外线擦除可改写ROM（EPROM）（4）电擦除可改写ROM（EEPROM或E2PROM）（5）快擦写ROM（flash ROM）,随机存储器RAM（也叫读写存储器）（1）双极型RAM（2）金属氧化物（MOS）RAM 静态RAM（SRAM）动态RAM（DRAM）集成RAM（i RAM）非易失性RAM（NVRAM）,6.1.2 存储器的主要性能指标 1.存贮容量 2.存取时间 3.可靠性 4.功耗,6.2 系统扩展概述 用单片机
2、组成应用系统时，首先要考虑单片机所具有的各种功能能否满足应用系统的要求。如能满足，则称这样的系统为最小应用系统。图6.1(a)为MCS51系列中8051和8751单片机的最小系统。图6.1（b）为由8031、8032单片机组成的最小系统。,为了使单片机能方便地与各种扩展芯片连接，应将单片机的外部连接变为一般的微型机三总线结构形式。即地址总线、数据总线和控制总线。对MCS51系列单片机，其三总线由下列通道口的引线组成：地址总线：由P2口提供高8位地址线（A8A15），此口具有输出锁存的功能，能保留地址信息。由P0口提供低8位地址线。由于P0口是地址、数据分时使用的通道口，所以为保存地址信息，需外
3、加地址锁存器锁存低8位的地址信息。一般都用ALE正脉冲信号的下降沿控制锁存时刻。数据总线：由P0口提供。此口是双向、输入三态控制的通道口。控制总线：扩展系统时常用的控制信号为地址锁存信号ALE，片外程序存储器取指信号以及数据存储器RAM和外设接口共用的读写控制信号等。,图6.2为单片机扩展成三总线的结构图。扩展芯片与主机相连的方法同一般三总线结构的微处理机完全一样。,图6.2 单片机的三总线结构,6.3 访问外部程序、数据存储器的时序 6.3.1 访问外部程序存储器时序操作时序如图6.3所示，其操作过程如下。（1）在S1P2时刻产生ALE信号。（2）由P0、P2口送出16位地址，由于P0口送出
4、的低8位地址只保持到S2P2，所以要利用ALE的下降沿信号将P0口送出的低8位地址信号锁存到地址锁存器中。而P2口送出的高8位地址在整个读指令的过程中都有效，因此不需要对其进行锁存。从S2P2起，ALE信号失效。（3）从S3P1开始，开始有效，对外部程序存储器进行读操作，将选中的单元中的指令代码从P0口读入，S4P2时刻，失效。（4）从S4P2后开始第二次读入，过程与第一次相似。,图6.3 MCS-51系列单片机访问外部程序存储器的时序图,6.3.2 访问外部数据存储器时序下面以读时序为例进行介绍，其相应的操作时序如图6.4所示。图6.4 MCS-51系列单片机访问外部数据存储器的时序图,访问
5、外部数据存储器的操作过程如下：（1）从第1次ALE有效到第2次ALE开始有效期间，P0口送出外部ROM单元的低8位地址，P2口送出外部ROM单元的高8位地址，并在有效期间，读入外部ROM单元中的指令代码。（2）在第2次ALE有效后，P0口送出外部RAM单元的低8位地址，P2口送出外部RAM单元高8位地址。（3）在第2个机器周期，第1次ALE信号不再出现，此时也失效，并在第2个机器周期的S1P1时，信号开始有效，从P0口读入选中RAM单元中的内容。,6.4 存储器扩展的编址技术6.4.1 线选法 所谓线选法，就是直接以系统的地址作为存储芯片的片选信号，为此只需把高位地址线与存储芯片的片选信号直接
6、连接即可。特点是简单明了，不需增加另外电路。缺点是存储空间不连续。适用于小规模单片机系统的存储器扩展。【例6-1】现有2K*8位存储器芯片，需扩展8K*8位存储结构采用线选法进行扩展。扩展8KB的存储器结构需2KB的存储器芯片4块。2K的存储器所用的地址线为A0A10共11根地址线和片选信号与CPU的连接如表5-1所示。,表6-1 80C51与存储器的线路连接,扩展存储器的硬件连接如图5.5所示。,图6.5 线选法连线图,这样得到四个芯片的地址分配如表6-2所示 表6-2所示 线选方式地址分配表,6.4.2 译码法 所谓译码法就是使用译码器对系统的高位地址进行译码，以其译码输出作为存储芯片的片
7、选信号。这是一种最常用的存储器编址方法，能有效地利用空间，特点是存储空间连续，适用于大容量多芯片存储器扩展。常用的译码芯片有：74LS139（双24译码器）和74LS138（38译码器）等，它们的CMOS型芯片分别是74HC139和74HC138。,74LS138译码器,图6.6 译码器管脚图,【例6-2】现有2K*8位存储器芯片，需扩展8K*8位存储结构采用译码法进行扩展。扩展8KB的存储器结构需2KB的存储器芯片4块。2K的存储器所用的地址线为A0A10共11根地址线和片选信号与CPU的连接如表5-5所示。,表6-5 80C51与存储器的线路连接,P2.3、P2.4作为二-四译码器的译码地
8、址，译码输出作为扩展4个存储器芯片的片选信号，P2.5、P2.6、P2.7悬空。扩展连线图如图5.7所示。图6.7 采用译码器扩展8KB存储器连线图,这样得到四个芯片的地址分配如表5-6所示。表6-6 译码方式地址分配表,6.5 程序存储器（EPROM）的扩展 6.5.1 程序存储器扩展使用的典型芯片 以2764作为单片机程序存储器扩展的典型芯片为例进行说明 1 2764的引线 2764是一块8K8bit的EPROM芯片，其管脚图如图5.8所示 A12A013位地址信号输入线，说明芯片的容量为8K213个单元。D7D0 8位数据，表明芯片的每个存贮单元存放一个字节（8位二进制数）。为输入信号。
9、当它有效低电平时，能选中该芯片，故又称为选片信号。为输出允许信号。当 为低电平时，芯片中的数据可由D7D0输出。为编程脉冲输入端。当对EPROM编程时，由此加入编程脉冲。读时 为高电平。,图6.8 EPROM2764管脚图 图6.9 SRAM6264管脚图,2 2764的连接使用图6.10为系统扩展一片EPROM的最小系统。图6.10 单片ROM扩展连线图,存储器映像分析 分析存储器在存储空间中占据的地址范围，实际上就是根据连接情况确定其最低地址和最高地址。图5.10所示，由于P2.7、P2.6、P2.5的状态与2764芯片的寻址无关，所以P2.7、P2.6、P2.5可为任意。从000到111
10、共有8种组合，其2764芯片的地址范围是：最低地址：0000H(A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A 0=0000 0000 0000 0000)最高地址：FFFFH(A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A 0=1 1111 1111 1111)共占用了64KB的存储空间，造成地址空间的重叠和浪费。,6.6 数据存储器的扩展 6.6.1 数据存储器的扩展概述 单片机与数据存储器的连接方法和程序存储器连接方法大致相同，简述如下：1.地址线的连接，与程序存储器连法相同。2.数据线的连接，与程序存储器连法相同。3.控制线的连接
11、，主要有下列控制信号：存储器输出信号和单片机读信号相连即和P3.7相连。存储器写信号和单片机写信号相连即和P3.6相连。ALE：其连接方法与程序存储器相同。使用时应注意，访问内部或外部数据存储器时，应分别使用MOV及MOVX指令。外部数据存储器通常设置二个数据区：,（1）低8位地址线寻址的外部数据区。此区域寻址空间为256个字节。CPU可以使用下列读写指令来访问此存贮区。读存储器数据指令：MOVXA，R 写存储器数据指令：MOVXR，A由于8位寻址指令占字节少，程序运行速度快，所以经常采用。（2）6位地址线寻址的外部数据区。当外部RAM容量较大，要访问RAM地址空间大于256个字节时，则要采用
12、如下16位寻址指令。读存储器数据指令：MOVXA，DPTR 写存储器数据指令：MOVXDPTR，A 由于DPTR为16位的地址指针，故可寻址64KRAM字节单元,数据存储器扩展使用的典型芯片1 数据存储器SRAM芯片 数据存储器扩展常使用随机存储器芯片，用的较多的是Intel公 司的6116容量为2KB和6264容量为8KB。下面以6264芯片为例进行说明，管脚图如图5.9所示。该芯片的主要引脚为：A12A0 13根地址线，说明芯片的容量为8K213个单元。D7D0 8根数据线、CE2为片选信号。当为低电平，CE2为高电平时，选中该芯片。为输出允许信号。当OE为低电平时，芯片中的数据可由D7D
13、0输出。为数据写信号。其工作方式如表5-8所示,2 数据存储器扩展方法（1）单片数据存储器扩展 80C51与6264的连接如表5-9所示。表6-9 80C51与6264的线路连接,数据存储器扩展的硬件连接如图6.11所示。图6.11 单片RAM扩展连线图,（2）多片数据存储器扩展 例如：用4片6116进行8KB数据存储器扩展，用译码法实现。80C51与6116的线路连接如表5-10所示表6-10 80C51与6116的线路连接,存储器扩展电路连接如图6.12所示。图6.12 多片RAM扩展连线图,6.6.3 闪速存储器及其扩展1 引脚功能和读写操作 AT29C256芯片的容量为32KB，引脚数
14、量为28条，其引脚排列如图5.13所示。主要引脚功能如下：A0A14：地址线。I00一I07：三态双向数据线。：片选信号线，低电平输入有效。：输出允许(读允许)信号线，低电平输入有效。：写允许信号线，低电平输入有效。(1)读操作。当CE=0，OE=0，WE=1时，被选中 被选中单元的内容读出到双向数据线I00I07上。当CE处于高电平，输出线处于高阻状态。,(2)写操作。外部数据写入29C256芯片时，数据要先装入其内部锁存器，装入时CE=0，OE=1，WE=0，数据写入以页为单位进行，即要改写某一单元的内容，图5.13 AT29C256芯片引脚排列图整页都要重写，没有被装入的字节内容被写成0
15、FFH，在写入过程中，在或上升沿之后的150ns内，和要再次有效，以便写入新的字节，整个写入周期中和应64次有效。当某次和上升沿后150ns内，没有和下降沿，则装入周期结束，开始内部写入周期。,图6.13AT29C256芯片引脚排列图,3 MCS-51单片机与AT29C256的接口 图6.14是80C51单片机与AT29C256芯片典型的接口电路图。图6.14中，80C51单片机的和相“与”后与AT29C256芯片的端相连，80C51的与AT29C256芯片的相连，可实现对AT29C256芯片的读写信号的选通，以上扩展的方法与数据存储器的扩展方法相同，单片机访问它时，也使用MOVX指令。,图6.1480C51单片机与AT29C256芯片的接口电路,
