《存储器、复杂可编程逻辑器和现场可编程门阵列.ppt》由会员分享，可在线阅读，更多相关《存储器、复杂可编程逻辑器和现场可编程门阵列.ppt（56页珍藏版）》请在三一办公上搜索。
1、,存储器、复杂可编程逻辑器 和现场可编程门阵列,7.1 只读存储器,7.2 随机存取存储器,7.3 复杂可编程逻辑器件,*7.4 现场可编程门阵列,*7.5 用EDA技术和可编程器件的设计例题,教学基本要求：,掌握半导体存储器字、位、存储容量、地址等基本概念。掌握RAM、ROM的工作原理及典型应用。了解存储器的存储单元的组成及工作原理。,概 述,半导体存贮器能存放大量二值信息的半导体器件。,可编程逻辑器件是一种通用器件，其逻辑功能是由用户通过对器件的编程来设定的。它具有集成度高、结构灵活、处理速度快、可靠性高等优点。,存储器的主要性能指标,读取速度快存储时间短,存储数据量大存储容量大,7.1
2、只读存储器,7.1.1 ROM的 定义与基本结构,7.1.2 两维译码,7.1.3 可编程ROM,7.1.4 集成电路ROM,7.1.5 ROM的读操作与时序图,7.1.6 ROM的应用举例,存储器,RAM(Random-Access Memory),ROM(Read-Only Memory),RAM(随机存取存储器):在运行状态可以随时进行读或写操作。存储的数据必须有电源供应才能保存,一旦掉电,数据全部丢失。,ROM(只读存储器)：在正常工作状态只能读出信息。断电后信息不会丢失，常用于存放固定信息（如程序、常数等）。,固定ROM,可编程ROM,PROM,EPROM,E2PROM,7.1 只读
3、存储器,几个基本概念：,存储容量（M)：存储二值信息的总量。,字数：字的总量。,字长（位数）：表示一个信息多位二进制码称为一个字，字的位数称为字长。,存储容量（M)字数位数,地址：每个字的编号。,字数=2n（n为存储器外部地址线的线数）,M=256x4,只读存储器，工作时内容只能读出，不能随时写入，所以称为只读存储器。(Read-Only Memory),ROM的分类,按写入情况划分,固定ROM,可编程ROM,PROM,EPROM,E2PROM,按存贮单元中器件划分,二极管ROM,三极管ROM,MOS管ROM,7.1.1 ROM的 定义与基本结构,存储矩阵,ROM的定义与基本结构,地址译码器,
4、存储矩阵,输出控制电路,1）ROM（二极管PROM）结构示意图,存储矩阵,位线,字线,输出控制电路,M=44,地址译码器,字线与位线的交点都是一个存储单元。交点处有二极管相当存1，无二极管相当存0,字线,存储矩阵,位线,字线与位线的交点都是一个存储单元。交点处有MOS管相当存0，无MOS管相当存1。,7.1.2 两维译码,该存储器的容量=?,有一种可编程序的 ROM，在出厂时全部存储“1”，用户可根据需要将某些单元改写为“0”,但是，只能改写一次，称为 PROM。,若将熔丝烧断，该单元则变成“0”。显然，一旦烧断后不能再恢复。,二、可编程ROM（PROM）,三、可擦除可编程ROM（EPROM）
5、,存储单元采用N沟道叠栅管(SIMOS)。其结构如下：,7.1.3 可编程ROM（256X1位EPROM）,256个存储单元排成1616的矩阵,行译码器从16行中选出要读的一行,列译码器再从选中的一行存储单元中选出要读的一列的一个存储单元。,如选中的存储单元的MOS管的浮栅注入了电荷，该管截止，读得1；相反读得0,四、隧道MOS管 E2PROM,五、快闪存储器 Flash Memory,7.1.4 集成电路ROM,AT27C010，,128K8位ROM,7.1.5 ROM的读操作与时序图,（2）加入有效的片选信号,（3）使输出使能信号 有效，经过一定延时后，有效数据出现在数据线上；,（4）让片
6、选信号 或输出使能信号 无效，经过一定延时后数据线呈高阻态，本次读出结束。,（1）欲读取单元的地址加到存储器的地址输入端；,（1）用于存储固定的专用程序,（2）利用ROM可实现查表或码制变换等功能,查表功能 查某个角度的三角函数,把变量值（角度）作为地址码，其对应的函数值作为存放在该地址内的数据，这称为“造表”。使用时，根据输入的地址(角度)，就可在输出端得到所需的函数值，这就称为“查表”。,码制变换 把欲变换的编码作为地址，把最终的目的编码作为相应存储单元中的内容即可。,7.1.6 ROM的应用举例,用ROM实现二进制码与格雷码相互转换的电路,C=A4,I3 I2 I1 I0=A3A2A1A
7、0,O3O2O1O0=D3D2D1D0,用ROM实现二进制码与格雷码相互转换的电路,7.2 随机存取存储器（RAM）,7.2.1 RAM的结构与工作原理,*8.1.3 RAM举例,RAM存储容量的扩展,RAM存储单元（SRAM、DRAM）,RAM的基本结构,字长（位数）的扩展,字数的扩展,8.1.0 概述（分类）,7.2.1 RAM的结构与工作原理,存储矩阵用于存放二进制数，一个单元放一位，排列成矩阵形式。,读/写控制电路完成对选中的存储单元进行读出或写入数据的操作。把信息存入存储器的过程称为“写入”操作。反之，从存储器中取出信息的过程称为“读出”操作。,地址译码器的作用是对外部输入的地址码进
8、行译码，以便唯一地选择存储矩阵中的一个存储单元。,1.RAM的基本结构,例如：容量为2561 的存储器,（1）地址译码器,8根列地址选择线,32根行地址选择线,32 8=256个存储单元,译码方式,单译码,双译码,-n位地址构成 2n 条地址线。若n=10，则有1024条地址线,-将地址分成两部分，分别由行译码器和列译码器共同译码 其输出为存储矩阵的行列选择线，由它们共同确定欲选择 的地址单元。,若给出地址A7-A0=001 00001，将选中哪个存储单元读/写？,若容量为2564 的存储器，有256个字，8根地址线A7-A0，但其数据线有4根，每字4位。,8根列地址选择线,32根行地址选择线
9、,1024个存储单元,若给出地址A7-A0=000 11111，哪个单元的内容可读/写？,（2）存储矩阵,静态RAM存储单元（SRAM）-以六管静态存储单元为例,基本RS触发器,Xi=0，T5、T6截止，触发器与位线隔离。,T1-T6构成一个存储单元。T3、T4为负载，T1、T2为基本RS触发器。,来自行地址译码器的输出,（2）存储矩阵,Xi=1，T5、T6导通，触发器与位线接通。,Yj=1，T7、T8均导通，触发器的输出与数据线接通，该单元数据可传送。,来自列地址译码器的输出,静态RAM存储单元（SRAM）-以六管静态存储单元为例,来自行地址译码器的输出,*动态RAM存储单元（DRAM）-以
10、三管和单管动态存储单元为例,三管动态RAM存储单元电路如图:,由于漏电流的存在，电容上存储的数据（电荷）不能长久保存，因此必须定期给电容补充电荷，以避免存储数据的丢失，这种操作称为再生或刷新。,下面分三个过程讨论：,写入数据,读出数据,刷新数据,存储数据的电容,存储单元,写入数据的控制门,读出数据的控制门,写入刷新控制电路,写入数据：,当Xi Yj 1时，,T1、T3、T4、T5均导通，此时可以对存储单元进行存取操作。,若DI0，电容充电；,若DI1，电容放电。,当Xi Yj 0时，写入的数据由C保存。,G1导通，G2截止,输入数据DI经G3反相，被存入电容C中。,&,&,读出数据：,当Xi
11、Yj 1时，,T1、T3、T4、T5均导通，此时可以对存储单元进行存取操作。,读位线信号分两路，一路经T5 由DO 输出；,另一路经G2、G3、T1对存储单元刷新。,G2导通，,G1截止，,若C上充有电荷，T2导通，读位线输出数据0；反之，T2截止，输出数据1。,&,&,刷新数据：,若读位线为低电平，经过G3反相后为高电平，对电容C充电；,&,&,若读位线为高电平，经过G3反相后为低电平，电容C放电；,当,且Xi=1时，,C上的数据经T2、T3到达“读”位线，然后经写入刷新控制电路对存储单元刷新。,此时,Xi有效，整个一行存储单元被刷新。由于列选择线Yj无效，因此数据不被读出。,单管动态RAM
12、存储单元电路如图：,当T导通时，电容CS上的信息被传送到位线上，或者位线上的数据写入CS中。,读出时，由于CW的存在，且CWCS，使位线上得到的电压远小于CS上原来存储的电压，因此，需经读出放大器对输出信号进行放大；同时，由于CS上的电荷减少，必须每次读出后要及时对读出单元进行刷新,（3）片选信号与读/写控制电路,当CS=0时，选中该单元.若R/W=1，三态门1、2关,3开，数据通过门3传到I/O口，进行读操作；,当CS=1时，三态门均为高阻态，I/O口与RAM内部隔离。,若R/W=0，门1、2开，门3关，数据将从I/O口通过门1、2，向T7、T8写入，进行写操作。,8.1.1 RAM的结构与
13、工作原理,2.RAM的操作与定时,自 学,.RAM的扩展位扩展和字扩展、全扩展,1.位扩展,例 试用10241位的RAM扩展成10248的存储器。,分析：（1）需要10241的RAM多少片。,寻址范围：,00 0000 0000 11 1111 1111(000H3FFH),2.字扩展,例 试用2564RAM扩展成10244存储器。,解：需用的2564RAM芯片数为：,用2564RAM组成10244存储器,3、全扩展：字数加倍，位数也加倍的扩展方式。例：将4K4的RAM扩展为16K8的存储系统。,片选地址线数=1412=2,数据线数=位线数=8,8个芯片构成4组，每组2片。数据线D0D7、片内
14、地址线A0A11，片选地址线A12,A13需2/4线译码器来译码。,7.2.3 RAM MCM6264,该芯片是摩托罗拉公司生产的静态RAM，28脚双列直插封装。,1024 4位RAM（2114）的结构框图,4096个存储单元排列成6464列的矩阵,输入/输出控制电路,参考资料：,故其容量为：1024字4位（又称为1K 4）,RAM2114共有10根地址线，4根数据线。,7.3 复杂可编程逻辑器件(CPLD),7.3.1 CPLD的结构,7.3.2 CPLD编程简介,7.3 复杂可编程逻辑器件(CPLD),与PAL、GAL相比，CPLD的集成度更高，有更多的输入端、乘积项和更多的宏单元；,每个
15、块之间可以使用可编程内部连线(或者称为可编程的开关矩阵)实现相互连接。,CPLD器件内部含有多个逻辑块，每个逻辑块都相当于一个GAL器件;,7.3.1 CPLD的结构,更多成积项、更多宏单元、更多的输入信号。,通用的CPLD器件逻辑块的结构,Xilnx XG500:90个36变量的乘积项,宏单元36个,Altera MAX7000:80个36变量的乘积项,宏单元16个,XG500系列乘积项分配和宏单元,可编程数据分配器,可编程数据选择器,宏输出,可编程内部连线,可编程内部连线的作用是实现逻辑块与逻辑块之间、逻辑块与I/O块之间以及全局信号到逻辑块和I/O块之间的连接。,连线区的可编程连接一般由
16、E2CMOS管实现。,当E2CMOS管被编程为导通时，纵线和横线连通；未被编程为截止时，两线则不通。,I/O单元是CPLD外部封装引脚和内部逻辑间的接口。每个I/O单元对应一个封装引脚，对I/O单元编程，可将引脚定义为输入、输出和双向功能。,I/O单元,数据选择器提供OE号。OE=1,I/O引脚为输出,7.3.2 CPLD编程简介,编程过程（Download或Configure）：将编程数据写入这些单元的过程。,用户在开发软件中输入设计及要求。,检查、分析和优化。完成对电路的划分、布局和布线,编程的实现：由可编程器件的开发软件自动生成的。,生成编程数据文件,写入CPLD,计算机根据用户编写的源程序运行开发系统软件，产生相应的编程数据和编程命令，通过五线编程电缆接口与CPLD连接。,将电缆接到计算机的并行口，通过编程软件发出编程命令，将编程数据文件（*JED）中的数据转换成串行数据送入芯片。,编程条件,（1）专用编程电缆；（2）微机；（2）CPLD编程软件。,将多个CPLD器件以串行的方式连接起来，一次完成多个器件的编程。这种连接方式称为菊花链连接。,多个CPLD器件串行编程,作业：P283-284,
