《触发器和时序逻辑电路设计.ppt》由会员分享，可在线阅读，更多相关《触发器和时序逻辑电路设计.ppt（99页珍藏版）》请在三一办公上搜索。
1、2010年“金蓝领”培训,数字电子技术,主讲 郭世香课件可登陆以下邮箱下载：sdly_ 登录密码：000000,培训内容,重点掌握各种典型电子电路的功能、工作原理、性能指标和分析方法。1、掌握典型组合逻辑电路的分析和设计方法 2、掌握典型时序逻辑电路的分析与设计方法 3、集成555定时器应用与电路设计,第一节 触发器,第二节 时序逻辑电路的分析与设计方法,第三节 计数器,第四节 寄存器,退出,第3章 时序逻辑电路的分析与设计,基本RS触发器,一、同步触发器,二、主从触发器,退出,三、边沿触发器,四、不同类型触发器间的转换,第一节 触发器,触发器是构成时序逻辑电路的基本逻辑部件。它有两个稳定的状
2、态：0状态和1状态；在不同的输入情况下，它可以被置成0状态或1状态；当输入信号消失后，所置成的状态能够保持不变。,所以，触发器可以记忆1位二值信号。根据逻辑功能的不同，触发器可以分为RS触发器、D触发器、JK触发器、T和T触发器；按照结构形式的不同，又可分为基本RS触发器、同步触发器、主从触发器和边沿触发器。,一、基本RS触发器,电路组成和逻辑符号,信号输入端，低电平有效。,工作原理,1,0,0,1,0 1,0,0,1,1,0,1 0,1,1,1,1,0,1 1,不变,1,0,0,0,1,1,0 0,不定,？,特性表（真值表）,现态：触发器接收输入信号之前的状态，也就是触发器原来的稳定状态。,
3、次态：触发器接收输入信号之后所处的新的稳定状态。,次态Qn+1的卡诺图,特性方程,触发器的特性方程就是触发器次态Qn+1与输入及现态Qn之间的逻辑关系式,状态图,描述触发器的状态转换关系及转换条件的图形称为状态图,0,1,1/,1/,10/,01/,波形图,反映触发器输入信号取值和状态之间对应关系的图形称为波形图,置1,置0,置1,置1,置1,保持,不允许,基本RS触发器的特点,（1）触发器的次态不仅与输入信号状态有关，而且与触发器的现态有关。（2）电路具有两个稳定状态，在无外来触发信号作用时，电路将保持原状态不变。（3）在外加触发信号有效时，电路可以触发翻转，实现置0或置1。（4）在稳定状态
4、下两个输出端的状态和必须是互补关系，即有约束条件。,在数字电路中，凡根据输入信号R、S情况的不同，具有置0、置1和保持功能的电路，都称为RS触发器。,集成基本RS触发器,EN1时工作EN0时禁止,二、同步触发器,1、同步RS触发器,CP1时，工作情况与基本RS触发器相同。,特性表,特性方程,主要特点,波形图,（1）时钟电平控制。在CP1期间接收输入信号，CP0时状态保持不变，与基本RS触发器相比，对触发器状态的转变增加了时间控制。（2）R、S之间有约束。不能允许出现R和S同时为1的情况，否则会使触发器处于不确定的状态。,不变,不变,不变,不变,不变,不变,置1,置0,置1,置0,不变,2、同步
5、JK触发器,CP=1期间有效,特性表,JK=00时不变JK=01时置0JK=10时置1JK=11时翻转,状态图,波形图,在数字电路中，凡在CP时钟脉冲控制下，根据输入信号J、K情况的不同，具有置0、置1、保持和翻转功能的电路，都称为JK触发器。,3、同步D触发器（D锁存器）,CP=1期间有效,状态图,波形图,在数字电路中，凡在CP时钟脉冲控制下，根据输入信号D情况的不同，具有置0、置1功能的电路，都称为D触发器。,集成同步D触发器,CP1、2,CP3、4,POL1时，CP1有效，锁存的内容是CP下降沿时刻D的值；POL0时，CP0有效，锁存的内容是CP上升沿时刻D的值。,三、主从触发器,1、主
6、从RS触发器,工作原理,（1）接收输入信号过程CP=1期间：主触发器控制门G7、G8打开，接收输入信号R、S，有：从触发器控制门G3、G4封锁，其状态保持不变。,1,0,0,1,特性方程,逻辑符号,电路特点,主从RS触发器采用主从控制结构，从根本上解决了输入信号直接控制的问题，具有CP1期间接收输入信号，CP下降沿到来时触发翻转的特点。但其仍然存在着约束问题，即在CP1期间，输入信号R和S不能同时为1。,2、主从JK触发器,代入主从RS触发器的特性方程，即可得到主从JK触发器的特性方程：,将,主从JK触发器没有约束。,特性表,时序图,电路特点,逻辑符号,主从JK触发器采用主从控制结构，从根本上
7、解决了输入信号直接控制的问题，具有CP1期间接收输入信号，CP下降沿到来时触发翻转的特点。输入信号J、K之间没有约束。存在一次变化问题。,带清零端和预置端的主从JK触发器,0,0,1,0,0,1,带清零端和预置端的主从JK触发器的逻辑符号,集成主从JK触发器,与输入主从JK触发器的逻辑符号,主从JK触发器功能完善，并且输入信号J、K之间没有约束。但主从JK触发器还存在着一次变化问题，即主从JK触发器中的主触发器，在CP1期间其状态能且只能变化一次，这种变化可以是J、K变化引起，也可以是干扰脉冲引起，因此其抗干扰能力尚需进一步提高。,四、边沿触发器,1、边沿D触发器,工作原理,边沿D触发器没有一
8、次变化问题。,逻辑符号,集成边沿D触发器,注意：CC4013的异步输入端RD和SD为高电平有效。,2、边沿JK触发器,CP下降沿时刻有效,边沿JK触发器的逻辑符号,边沿JK触发器的特点,边沿触发，无一次变化问题。功能齐全，使用方便灵活。抗干扰能力极强，工作速度很高。,集成边沿JK触发器,74LS112为CP下降沿触发。CC4027为CP上升沿触发，且其异步输入端RD和SD为高电平有效。,注意,五、不同类型触发器之间的转换,转换步骤：（1）写出已有触发器和待求触发器的特性方程。（2）变换待求触发器的特性方程，使之形式与已有触发器的特性方程一致。（3）比较已有和待求触发器的特性方程，根据两个方程相
9、等的原则求出转换逻辑。（4）根据转换逻辑画出逻辑电路图。,转换方法：利用令已有触发器和待求触发器的特性方程相等的原则，求出转换逻辑。,1、将JK触发器转换为RS、D、T和T触发器,JK触发器RS触发器,RS触发器特性方程,变换RS触发器的特性方程，使之形式与JK触发器的特性方程一致：,比较，得：,电路图,JK触发器D触发器,写出D触发器的特性方程，并进行变换，使之形式与JK触发器的特性方程一致：,与JK触发器的特性方程比较，得：,电路图,JK触发器T触发器,在数字电路中，凡在CP时钟脉冲控制下，根据输入信号T取值的不同，具有保持和翻转功能的电路，即当T0时能保持状态不变，T1时一定翻转的电路，
10、都称为T触发器。,特性表,逻辑符号,T触发器特性方程：,与JK触发器的特性方程比较，得：,电路图,状态图,时序图,JK触发器T触发器,在数字电路中，凡每来一个时钟脉冲就翻转一次的电路，都称为T触发器。,特性表,逻辑符号,T 触发器特性方程：,与JK触发器的特性方程比较，得：,电路图,变换T触发器的特性方程：,状态图,时序图,2、将D触发器转换为JK、T和T触发器,D触发器JK触发器,D触发器T触发器,D触发器T触发器,本节小结：,触发器的逻辑功能比较,具有置0、置1和保持功能的电路，都称为RS触发器。具有置0、置1、保持和翻转功能的电路，都称为JK触发器。具有置0、置1功能的电路，都称为D触发
11、器。具有保持和翻转功能的电路，即当T0时能保持状态不变，T1时一定翻转的电路，都称为T触发器。凡每来一个时钟脉冲就翻转一次的电路，都称为T触发器。,第二节 时序逻辑电路的分析与设计方法,一、时序逻辑电路概述,退出,二、时序逻辑电路的分析方法,三、时序逻辑电路的设计方法,3.2.1 时序逻辑电路概述,1、时序电路的特点,时序电路在任何时刻的稳定输出，不仅与该时刻的输入信号有关，而且还与电路原来的状态有关。,2、时序电路逻辑功能的表示方法,时序电路的逻辑功能可用逻辑表达式、状态表、卡诺图、状态图、时序图和逻辑图6种方式表示，这些表示方法在本质上是相同的，可以互相转换。,逻辑表达式有：,3、时序电路
12、的分类,（1）根据时钟分类同步时序电路中，各个触发器的时钟脉冲相同，即电路中有一个统一的时钟脉冲，每来一个时钟脉冲，电路的状态只改变一次。异步时序电路中，各个触发器的时钟脉冲不同，即电路中没有统一的时钟脉冲来控制电路状态的变化，电路状态改变时，电路中要更新状态的触发器的翻转有先有后，是异步进行的。（2）根据输出分类米利型时序电路的输出不仅与现态有关，而且还决定于电路当前的输入。穆尔型时序电路的其输出仅决定于电路的现态，与电路当前的输入无关；或者根本就不存在独立设置的输出，而以电路的状态直接作为输出。,电路图,时钟方程、驱动方程和输出方程,状态方程,状态图、状态表或时序图,判断电路逻辑功能,1,
13、2,3,5,一、时序逻辑电路的分析方法,时序电路的分析步骤：,计算,4,例,时钟方程：,输出方程：,输出仅与电路现态有关，为穆尔型时序电路。,同步时序电路的时钟方程可省去不写。,驱动方程：,1,写方程式,2,求状态方程,JK触发器的特性方程：,将各触发器的驱动方程代入，即得电路的状态方程：,3,计算、列状态表,0 0 0,0 0 1,0 1 0,0 1 1,1 0 0,1 0 1,1 1 0,1 1 1,0 0 1,0 1 1,1 0 1,1 1 1,0 0 0,0 1 0,1 0 0,1 1 0,0,0,0,0,1,1,0,0,4,画状态图、时序图,状态图,5,电路功能,时序图,有效循环的6
14、个状态分别是05这6个十进制数字的格雷码，并且在时钟脉冲CP的作用下，这6个状态是按递增规律变化的，即：000001011111110100000所以这是一个用格雷码表示的六进制同步加法计数器。当对第6个脉冲计数时，计数器又重新从000开始计数，并产生输出Y1。,例,输出方程：,输出与输入有关，为米利型时序电路。,同步时序电路，时钟方程省去。,驱动方程：,1,写方程式,2,求状态方程,T触发器的特性方程：,将各触发器的驱动方程代入，即得电路的状态方程：,3,计算、列状态表,4,5,电路功能,由状态图可以看出，当输入X 0时，在时钟脉冲CP的作用下，电路的4个状态按递增规律循环变化，即：0001
15、101100当X1时，在时钟脉冲CP的作用下，电路的4个状态按递减规律循环变化，即：0011100100可见，该电路既具有递增计数功能，又具有递减计数功能，是一个2位二进制同步可逆计数器。,画状态图时序图,本节小结：,时序电路的特点是：在任何时刻的输出不仅和输入有关，而且还决定于电路原来的状态。为了记忆电路的状态，时序电路必须包含有存储电路。存储电路通常以触发器为基本单元电路构成。时序电路可分为同步时序电路和异步时序电路两类。它们的主要区别是，前者的所有触发器受同一时钟脉冲控制，而后者的各触发器则受不同的脉冲源控制。时序电路的逻辑功能可用逻辑图、状态方程、状态表、卡诺图、状态图和时序图等6种方
16、法来描述，它们在本质上是相通的，可以互相转换。时序电路的分析，就是由逻辑图到状态图的转换；而时序电路的设计，在画出状态图后，其余就是由状态图到逻辑图的转换。,第三节 计数器,一、二进制计数器,退出,二、十进制计数器,三、N进制计数器,在数字电路中，能够记忆输入脉冲个数的电路称为计数器。,计数器,二进制计数器,十进制计数器,N进制计数器,加法计数器,同步计数器,异步计数器,减法计数器,可逆计数器,加法计数器,减法计数器,可逆计数器,二进制计数器,十进制计数器,N进制计数器,一、二进制计数器,二进制同步计数器,3位二进制同步加法计数器,选用3个CP下降沿触发的JK触发器，分别用FF0、FF1、FF
17、2表示。,状态图,输出方程：,时钟方程：,时序图,FF0每输入一个时钟脉冲翻转一次,FF1在Q0=1时，在下一个CP触发沿到来时翻转。,FF2在Q0=Q1=1时，在下一个CP触发沿到来时翻转。,电路图,由于没有无效状态，电路能自启动。,推广到n位二进制同步加法计数器,驱动方程,输出方程,4位集成二进制同步加法计数器74LS161/163,74LS163的引脚排列和74LS161相同，不同之处是74LS163采用同步清零方式。,双4位集成二进制同步加法计数器CC4520,CR=1时，异步清零。,CR=0、EN=1时，在CP脉冲上升沿作用下进行加法计数。,CR=0、CP=0时，在EN脉冲下降沿作用
18、下进行加法计数。,CR=0、EN=0或CR=0、CP=1时，计数器状态保持不变。,4位集成二进制同步可逆计数器74LS191,4位集成二进制同步可逆计数器74LS193,选用4个CP下降沿触发的JK触发器，分别用FF0、FF1、FF2、FF3表示。,二、十进制计数器,十进制同步计数器,状态图,输出方程：,时钟方程：,十进制同步加法计数器,状态方程,电路图,比较，得驱动方程：,将无效状态10101111分别代入状态方程进行计算，可以验证在CP脉冲作用下都能回到有效状态，电路能够自启动。,十进制同步减法计数器,选用4个CP下降沿触发的JK触发器，分别用FF0、FF1、FF2、FF3表示。,状态图,
19、输出方程：,时钟方程：,状态方程,次态卡诺图,比较，得驱动方程：,将无效状态10101111分别代入状态方程进行计算，可以验证在CP脉冲作用下都能回到有效状态，电路能够自启动。,电路图,N进制计数器,1、用同步清零端或置数端归零构成N进置计数器,2、用异步清零端或置数端归零构成N进置计数器,（1）写出状态SN-1的二进制代码。（2）求归零逻辑，即求同步清零端或置数控制端信号的逻辑表达式。（3）画连线图。,（1）写出状态SN的二进制代码。（2）求归零逻辑，即求异步清零端或置数控制端信号的逻辑表达式。（3）画连线图。,利用集成计数器的清零端和置数端实现归零，从而构成按自然态序进行计数的N进制计数器
20、的方法。,在前面介绍的集成计数器中，清零、置数均采用同步方式的有74LS163；均采用异步方式的有74LS193、74LS197、74LS192；清零采用异步方式、置数采用同步方式的有74LS161、74LS160；有的只具有异步清零功能，如CC4520、74LS190、74LS191；74LS90则具有异步清零和异步置9功能。,用74LS163来构成一个十二进制计数器。（1）写出状态SN-1的二进制代码。,（3）画连线图。,SN-1S12-1S111011,（2）求归零逻辑。,例,D0D3可随意处理,D0D3必须都接0,4、计数器容量的扩展,异步计数器一般没有专门的进位信号输出端，通常可以用
21、本级的高位输出信号驱动下一级计数器计数，即采用串行进位方式来扩展容量。,100进制计数器,本节小结：,计数器是一种应用十分广泛的时序电路，除用于计数、分频外，还广泛用于数字测量、运算和控制，从小型数字仪表，到大型数字电子计算机，几乎无所不在，是任何现代数字系统中不可缺少的组成部分。计数器可利用触发器和门电路构成。但在实际工作中，主要是利用集成计数器来构成。在用集成计数器构成N进制计数器时，需要利用清零端或置数控制端，让电路跳过某些状态来获得N进制计数器。,P356 维修电工技师培训教材,74.下列集成电路中具有记忆功能的是（）。a.与非门电路 b.或非门电路 c.RS触发器75.若将一个频率为
22、10kHz的矩形波，变换成一个1kHz的矩形波，应采用（）电路。a.二进制计数器 b.译码器 c.十进制计数器76.多谐振荡器主要是用来产生（）信号。a.正弦波 b.矩形波 c.三角波 d.锯齿波77.数字式万用表一般都是采用（）显示器。a.LED数码 b.荧光数码 c.液晶数码 d.气体放电式,P356 维修电工技师培训教材,74.下列集成电路中具有记忆功能的是（c）。a.与非门电路 b.或非门电路 c.RS触发器75.若将一个频率为10kHz的矩形波，变换成一个1kHz的矩形波，应采用（）电路。a.二进制计数器 b.译码器 c.十进制计数器76.多谐振荡器主要是用来产生（）信号。a.正弦波
23、 b.矩形波 c.三角波 d.锯齿波77.数字式万用表一般都是采用（）显示器。a.LED数码 b.荧光数码 c.液晶数码 d.气体放电式,P356 维修电工技师培训教材,74.下列集成电路中具有记忆功能的是（c）。a.与非门电路 b.或非门电路 c.RS触发器75.若将一个频率为10kHz的矩形波，变换成一个1kHz的矩形波，应采用（c）电路。a.二进制计数器 b.译码器 c.十进制计数器76.多谐振荡器主要是用来产生（）信号。a.正弦波 b.矩形波 c.三角波 d.锯齿波77.数字式万用表一般都是采用（）显示器。a.LED数码 b.荧光数码 c.液晶数码 d.气体放电式,P356 维修电工技
24、师培训教材,74.下列集成电路中具有记忆功能的是（c）。a.与非门电路 b.或非门电路 c.RS触发器75.若将一个频率为10kHz的矩形波，变换成一个1kHz的矩形波，应采用（c）电路。a.二进制计数器 b.译码器 c.十进制计数器76.多谐振荡器主要是用来产生（b）信号。a.正弦波 b.矩形波 c.三角波 d.锯齿波77.数字式万用表一般都是采用（）显示器。a.LED数码 b.荧光数码 c.液晶数码 d.气体放电式,P356 维修电工技师培训教材,74.下列集成电路中具有记忆功能的是（c）。a.与非门电路 b.或非门电路 c.RS触发器75.若将一个频率为10kHz的矩形波，变换成一个1k
25、Hz的矩形波，应采用（c）电路。a.二进制计数器 b.译码器 c.十进制计数器76.多谐振荡器主要是用来产生（b）信号。a.正弦波 b.矩形波 c.三角波 d.锯齿波77.数字式万用表一般都是采用（c）显示器。a.LED数码 b.荧光数码 c.液晶数码 d.气体放电式,在数字电路中，用来存放二进制数据或代码的电路称为寄存器。,寄存器是由具有存储功能的触发器组合起来构成的。一个触发器可以存储1位二进制代码，存放n位二进制代码的寄存器，需用n个触发器来构成。,按照功能的不同，可将寄存器分为基本寄存器和移位寄存器两大类。基本寄存器只能并行送入数据，需要时也只能并行输出。移位寄存器中的数据可以在移位脉
26、冲作用下依次逐位右移或左移，数据既可以并行输入、并行输出，也可以串行输入、串行输出，还可以并行输入、串行输出，串行输入、并行输出，十分灵活，用途也很广。,第四节 寄存器,基本寄存器,无论寄存器中原来的内容是什么，只要送数控制时钟脉冲CP上升沿到来，加在并行数据输入端的数据D0D3，就立即被送入进寄存器中，即有：,本节小结：,寄存器是用来存放二进制数据或代码的电路，是一种基本时序电路。任何现代数字系统都必须把需要处理的数据和代码先寄存起来，以便随时取用。寄存器分为基本寄存器和移位寄存器两大类。基本寄存器的数据只能并行输入、并行输出。移位寄存器中的数据可以在移位脉冲作用下依次逐位右移或左移，数据可以并行输入、并行输出，串行输入、串行输出，并行输入、串行输出，串行输入、并行输出。寄存器的应用很广，特别是移位寄存器，不仅可将串行数码转换成并行数码，或将并行数码转换成串行数码，还可以很方便地构成移位寄存器型计数器和顺序脉冲发生器等电路。,
