《以太网及光模块介绍ppt课件.ppt》由会员分享，可在线阅读，更多相关《以太网及光模块介绍ppt课件.ppt（28页珍藏版）》请在三一办公上搜索。
1、10G以太网及光模块介绍,Haibin songVER:1.0 09/28/2005,Reference document,10Gbps XFP Optical Transceiver Module SXP3101NV.pdfX2MSA_Rev0.9d4.pdfXENPAK_MSA_R3.0.pdf88X2010_2011 Datasheet Rev E.pdfXFP_Rev4_0.pdf,Content,1 10G以太网概念1.1 10G局域/广域以太网物理层1.2 10G以太网的物理接口2 10G光模块2.1 300针模块2.2 4信道SerDes结构-XENPAK2.3 10Gbit/s
2、串行结构-XFP3 3 BCM 8704 10G PHY,1 10G以太网概念,万兆以太网的标准从1999年3月份开始由IEEE 802.3ae任务组制订，并于 2002年8月正式发布10吉比特以太网（10-GbE）标准。万兆以太网是在以太网技术的基础上发展起来的，不过工作速率大大提高，适用范围有了很大的变化，与原来的以太网技术相比有很大的差异，主要表现在：物理层实现方式、帧格式和MAC的工作速率及适配策略方面。万兆以太网可作为局域网，也可作为广域网使用，而这两者之间工作环境不同，对于各项指标的要求存在许多的差异，针对这种情况，人们制定了两种不同的物理介质（PHY)标准。采用以太网技术构建的城
3、域网和广域网的费用比采用ATM/SONET技术构建的类似的系统降低约25%。正是这些因素促使以太网从局域网扩展到城域网、广域网，并建立工作速率为10Gbps的可靠、高速的数据网。,1.1 10G局域/广域以太网物理层,这两种物理层的共同点是共用一个MAC层，仅支持全双工，省略了CSMA/CD策略，采用光纤作为物理介质。这2种PHY的区别在于广域网的接口子层（WIS）包含一个简化的Sonet/SDH帧。为了降低广域网PHY的操作成本，IEEE 802.3ae工作组综合了Sonet/SDH等各有关标准，使得万兆以太网可以利用Sonet/SDH平稳地通过广域骨干网。10G局域以太网物理层的特点是支持
4、802.3 MAC全双工工作方式，帧格式与以太网的帧格式一致，工作速率为10Gbps。10G局域网可用最小的代价升级现有的局域网，并使局域网的网络范围最大达到40千米。10G广域网物理层的特点是采用OC-192c帧格式在线路上传输，因为同10G局域以太网共用一个MAC层, 这样就需要WIS（WAN接口子层）来实现从以太网帧到OC-192c帧的映射功能。因为10G广域网物理层的传输速率为9.58464Gbps，而MAC层的工作速率为10Gbps，所以必须采取相应的调整策略将10GMII接口的传输速率10Gbps降低，使之与物理层的传输速率9.58464Gbps匹配。这里可以通过调整数据包间的间距
5、，使OC-192c的略低的数据传输率与万兆以太网相匹配。,1.2 10G以太网的物理接口,10G以太网包括10GBASEX、10GBASER和10GBASEW。10GBASEX使用一种特紧凑包装，含有1个较简单的WDM器件、4个接收器和4个在1300nm波长附近以大约25nm为间隔工作的激光器，每一对发送器/接收器在3.125Gbit/s速度（数据流速度为2.5Gbit/s）下工作。10GBASER是一种使用64B/66B编码的串行接口，数据流为10.000Gbit/s，因而产生的时钟速率为10.3125Gbit/s。10GBASEW是广域网接口，与SONET OC-192兼容，其时钟为9.9
6、53Gbit/s数据流为9.585Gbit/s。,10 GbE Interface Diagram-1,10 GbE Interface Diagram-2,10 GbE Interface Diagram-3,XGXS: XGMII Extender Sub-layerExtend physical chip-to-chip interconnect to 20”4 x 3.125 Gb/s XAUI8b/10b encode, 10b/8b decodeLane-by-lane synchronization (Compensates for clock disparity between
7、 lanes)Loop back mode for system testPCS: Physical Coding Sub-layerImprove transition density and framing64b/66b encode, 66b/64b decodeScrambler & de-scramblerPMA: Physical Media AttachmentSerialize and deserialize to 10 Gbps16:1 SERDESClock synthesisLow output jitterCDR - clock and data recoveryPMD
8、 - Optics: Physical Media DependentO/E and E/O conversionOptical transmitter and receiver,10 GbE Interfaces - XGMII,XGMII (10G Media Independent I/F)Logical Interface between MAC and PHYConvenient partition for specificationSupport multiple PHY typesSupport existing management interface and register
9、 set74 pins: Tx/Rx (32-bits data, 4-bits control, 1-bit clock)4 Byte-wide lanes parallel interface with 1 control bit per lane156.25 Mbps, DDR signalling, source centred (3” max. distance)156.25 MHz clock (one TX, one RX)12.5 Mbps on each data/control line,10 GbE Interfaces - XSBI,XSBI (10G Sixteen-
10、Bit I/F)Based on OIF SFI-4.1 interface644.53 Mbps, LVDS34 pins: Tx/Rx (16 data (differential signals), 1 clock),10 GbE Interfaces - XAUI,XAUI (10 Gigabit eXtended Attachment Unit Interface)AUI - Borrowed from the Ethernet Attachment Unit InterfaceX - represents 10 GbpsInterface extender - Extends XG
11、MII reach (3” vs. 20” max. distance)Allows interconnects of over 500mm (20”) on standard FR-4 materialEven longer on specialized materials e.g. GETek, RT-Duroid4 serial lanes 3.125 Gbps (with embedded clock)Employs 8b/10b EMI-reduced transmission encodingXAUI reduces the 74 pin XGMII to 16 pins Tx /
12、 Rx (4 lanes, serial)A path for cost reduction of system productsEnables pluggable optical transceiversEnables lower IC costs (pins = cost)Longer trace lengths enable higher density ICs (e.g., multiple MACs) and greater flexibility in board layoutProtocol and PHY IndependentHot SwappableXAUI is iden
13、tical to Infiniband & 10 Gigabit Fibre Channel,XAUI - Interface ExtenderBetween MAC & PCS,10 GbE PHY Architectures,XGMII-XSBI-XAUI,2 10G光模块,在光纤通信系统物理层（PHY）上见到的器件通常有：光电（OE）和电光（EO）转换器，发送和接收光信号的模拟集成电路，时钟与数据恢复（CDR）器件，为物理层和数据链路层提供透明传输接口的串并/并串转换器（SerDes）电路。现在，10G收发器市场中的大部分产品都朝着集成SerDes或CDR的方向发展。,2.1 300针模
14、块,300针模块是第一个工业化的10Gb/s多源协议（MSA）收发器。主要用于SONET网络。在早期的10GbE 也采用这种光模块。300针MSA的关键优势之一就是它能提供一个完备的光接口模块，而且带有简单的管理接口。它规定电时钟和数据接口都工作在622-669MHz的16个并行信道上，这样就简化了印刷电路板的结构。这种电接口兼容光互联网论坛（OIF）的SFI-4和IEEE的XSBI规范，许多芯片供应商都遵循这些规范。它支持SONET/SDH和10GbE XSBI接口。目前300针光模块正在向40Gbit/s迈进。,然而，随着10-GbE的发展，300针MSA收发器已经不能满足OEM新的性能要
15、求。这些新的要求包括：SC型光纤接口，每个以太网卡上能配置更多个10G端口，可热插拔及需要一个MDIO（管理指令输入输出）管理接口。这些将提升以太网的交换性能。因此300针光转发器必须进一步简化或者被彻底淘汰。在高容量应用中，SerDes器件是关系到总成本、功耗和电路板大小的关键因素。因此，电接口将向两个不同的方向发展：4信道并行接口和10Gbit/s串行接口。由此光模块也分成了两类：Xenpak、Xpak和X2是光收发模块类，而XFP则属于光收发器类。,2.2 4信道SerDes结构-XENPAK,4信道SerDes结构对10GbE应用来说，已经采用4信道SerDes结构构建了XENPAK和
16、类似的 X2和XPAK。XENPAK是从16信道并行XSBI过渡到4信道并行XAUI的。XENPAK选用XAUI接口是因为它的管脚数比较少、不需要时钟、速率能达到3.125Gbit/s，能立即用在标准CMOS中。而且通过XAUI的数据是自动排列的，也就是说SerDes器件自动平衡使用4个信道。这一特性能够减小转发器的尺寸。此外，XENPAK比300针转发器的端口密度更高，一般的线路卡上最多可达8个端口。 X2协议定义了一个功能与XENPAK相同，尺寸比XENPAK小的模块，它安装在主板之上、可热插拔。,2.3 10Gbit/s串行结构-XFP,为了降低转发器的成本、功耗和体积时，出现了另一种解
17、决方法，那就是完全去掉SerDes。XFP MSA就采用了这一方法。 XFP光收发器有一个串行10Gbit/s电接口（称为XFI），有了这个接口就可以将SerDes置于收发器模块之外。美国Finisar公司，联合了大约10个公司，包括系统集成商Brocade、Emulex、ONCiena，光模块提供商Finisar、JDSU、Sumitomo Electric、Tyco Electronics和芯片制造商Broadcom、Maxim、Velio等，在2002年3月成立了XFP多源协议组织(MSA)。XFP MSA的主要目标是为一种可带电插拔式10Gbit/s光收发器提供规范，这种收发器是对协议
18、透明的（即可以用于10GbE、光纤信道和SONET/SDH）与其他几种光模块相比，XFP是光收发器(Transceiver)不是光收发模块(Transponder)。光收发器实际上只是一个光电转换器件，只负责完成光/电信号的转换，其他功能如复用/解复用、64B/66B编解码等由电路板上的芯片实现。XFP光模块可轻松实现高端口密度的应用，由于XFP占用印刷电路板(PCB)的面积只有Xenpak的20%，功耗只有1.52 W，因此可用于实现最多16端口的线卡。但是这种XFP的一个缺点是目前它需要无冷却或者准冷却的激光源才能满足功耗要求。所以现在只能用于超短距离、短距离和中距离应用。在XFP MSA标准下能否实现长距离和DWDM应用将取决于未来激光二极管技术的发展。另外，使用XFP模块要求系统OEM设计出10Gbit/s线路卡。,XFP Transceiver Electrical Pad Layout,3 BCM 8704 10G PHY,88X2010 Function Block Diagram,88X2011 Function Block Diagram,
