《项目方案-燕山大学教务在线.docx》由会员分享，可在线阅读，更多相关《项目方案-燕山大学教务在线.docx（7页珍藏版）》请在三一办公上搜索。
1、燕 山 大 学大学生创新性实验计划项目项目方案项 目 名 称：基于动态心电图特征提取的心脏疾病预测技术项 目 来 源：（ ）国家级 （ ）校级项 目 编 号： 20091021614 负 责 人： 赵永科 联 系 电 话： 15933356710 所 在 院 系：信息科学与工程学院电子与通信工程系专 业 年 级：07级电子信息工程指 导 教 师： 李英伟 课题性质、来源： 独立课题 导师的子课题其他 项目起止时间： 2009-10到2010-10 2010年3月1日一、概述本项目以FPGA为核心，设计了前级导联模拟放大电路、AD转换与信号采集电路、TFT彩屏显示电路等一套具有体积小、功耗低、运
2、算速度快等特点的硬件平台。 二、原理框图8路ECG放大器Vi8路A/D转换模块采样离散化FPGA系统DSP算法核心模块双口RAM单片机控制系统人机交互无线模块Flash存储三、模块详述1.前级导联由于心脏电兴奋传导系统所产生的电压时幅值及空间方向都随时间变化的向量，所以从体表电极检测出的心电图将随电极位置不同而各异。为了完整记录心脏的电活动状况，常用水平和垂直方向的十二种不同导联做记录，称为标准十二导联，即I、II、III、aVR、aVL、aVF、V1、V2、V3、V4、V5、V6导联。为记录十二导联心电图，在测量时须在人体上安放10个电极，分别为：右手电极RA；左手电极LA；右腿电极RL；左
3、腿电极LL；胸部6个电极C1C6 。根据国家标准，由这些电极可以合成标准12导联心电图：（式中，VR、VL、VF和Vi(i=16)表示右臂、左臂、左腿和胸壁的电位。）（1） 标准肢体导联：导联I=VL-VR；导联II=VF-VR；导联III=VF-VL；（2） 加压单极肢体导联：aVR=VR-(VL+VF)/2;aVL=VL-(VR+VF)/2;aVF=VF-(VR+VL)/2;（3） 胸导联：Vi=Vi-(VR+VL+VF)/3;（i=16，为6个胸导联）为了能无延迟地进行同步采集，我们准备将每一导联都经过一路放大然后送入AD通道进行采集。标准12导联需要同时检测12路模拟信号，也就是需要1
4、2路放大和12个AD通道。但经我们调查了解，通常不必将12路全部测出，为了算法容易实现，也为了节约硬件成本，我们只采集其中8路，就可以重构整个ECG信号。所以在我们的系统中，只采集以下几路信号：导联I，导联II，V1V6。其余4导联均可以从以上8导联经过简单加减运算得到，这样已经能满足我们的实际需求。2.前级放大电路前级放大采用ADI公司的仪表放大器AD623，其技术指标如下：电源电压：+5V，-5V，可以单电源工作输入失调电压：Vosi=25200uV输出失调电压：Voso=2001000uV输入偏置电流：IIB=1725nA输入失调电流：IIO=0.252nA最大输出电压：+4.5V，-4
5、.8V差模输入阻抗：RID/CID=2Gohm/2pF差模增益：11000倍 Gain=1000时，带宽为2KHz共模抑制比：Kcmr=105110dBGain=1000对应前级放大电路图图一图二所示： 图一、AD623组成前端模拟-数字电路 图二、AD623与前级输出匹配 图三 右腿驱动电路通过外接精密电阻Rg，放大器增益设置为100200倍，预计得到信号幅值在60mV800mV之间，满足AD采样和量化以及后面算法实现的需求。由于信号较微弱，容易受噪声干扰，导联线与AD623的输入阻抗匹配也很重要，这要通过实验的办法降低噪声失真，增强抗干扰能力。3.右腿驱动电路设计右腿驱动电路是心电检测电路
6、中必不可少的一个环节，良好的右腿驱动电路可以提高电路的抗工频干扰能力，并与人体和放大电路共同形成闭合回路，保证心电放大电路的正常工作。在共模驱动电路的基础上可以实现右腿驱动电路，如图所示。其中COM端为前级共模输出信号，DA0为输出信号，采用DA控制右腿驱动电路可用来调节人体的相对电平，保证放大器的输入信号符合电路的工作范围。4.AD模块电路AD采用ADI公司的AD7888，其技术指标如下：电源电压2.7V5.25V；速度达125kSPS；片内2.5V参考电压源；低功耗正常模式2mW；12位ADC；共8个单端输入通道AIN1AIN8；串行接口SPI，QSPI，MICROWIRE，DSP兼容接口
7、；适用于仪表放大和控制系统 图四 AD7888原理框图 AD7888的12位精度和125kSPS速度可以满足我们项目的需求。其接口为SPI，与FPGA通信需要有相关模块的支持。使用FPGA控制AD7888，在速度上有很大优势，尽最大可能保证信号的实时性。低性能的单片机如51系列单片机，由于不具有硬件SPI接口，在同AD7888通信过程中可能会造成数据丢失，而FPGA的高速和并发特性可以使8个AD7888同时采集，并将数据转入内部FIFO，数据处理模块接着完成后续工作，如数字滤波、波形特征提取和模式匹配等。图五 AD7888应用电路5.数据处理核心FPGA选用EP3C5，对8路信号同步采集并存储
8、到双口RAM，交给单片机实时显示曲线。同时，FPGA内部集成DSP的核心处理单元，可以对采集的数据进行滤波、特征提取、模式匹配以及压缩存储，由于FPGA的并发控制和高速处理，我们可以在不影响实时显示的前提下完成心电信号的识别算法，并对异常信号发出警报，通过无线模块可以通知病人家属和医护人员，避免意外的发生。EP3C5的资源如下：5136个Les，46个M9K 块，总共RAM比特数423936，18x18乘法器23个，2个PLL，全局时钟网络10个，182个用户IO口。分述如下：LES(Logic Elements) and LAB(Logic Array Blocks):每个逻辑阵列块LAB包
9、括16逻辑单元LE，在Cyclone III中LE是最小的逻辑单元。M9K：Cyclone III系列的每个M9K存储块提供9Kbit片上存储器，可以支持315MHz操作速度，用户可以配置为RAM，FIFO缓冲器或者ROM。支持单口、简单双口和真双口操作模式。其中单口、简单双口可以配置为1，2，4，8，9，16，18，32和36位宽度。真双口模式支持1，2，4，8，9，16和18位宽。嵌入式硬件乘法器和DSP支持Cyclone III系列产品支持最大288个硬件乘法器块，每个块支持一个独立的18X18位乘法器和2个独立的9X9位乘法器。这些特性使得Cyclone III器件适合代替现有DSP系
10、统，并拥有高速，低成本，低功耗等特征。可以仅用CycloneIII器件或者作为DSP的协处理器，大大提高性价比。DSP IP cores：通用DSP运算功能如有限冲击响应（FIR），快速傅里叶变换（FFT）和数控振荡器（NCO）等。通用视频和图像处理功能。DSP Builder接口工具方便地连接Quartus II软件和MATLAB。6.单片机控制部分这部分较简单，主要是从双口RAM中读取FPGA采集到的数据和处理的结果，显示到TFT液晶屏上，并做人机界面，方便用户操作。单片机采用MSP430F5438，可以支持25MHz操作，并尽可能降低功耗，3.3V工作电压使得无需采用电平转换电路便可以直接和FPGA传输数据。无线模块采用NRF24L01，3.3V工作。存储设备采用SD卡导联线连接图如下
