《数字电子钟逻辑电路设计任务和要求.docx》由会员分享，可在线阅读，更多相关《数字电子钟逻辑电路设计任务和要求.docx（8页珍藏版）》请在三一办公上搜索。
1、电子产品设计 设计报告设计时间： 2010-11-2 班 级： 姓 名： 报告页数： 广东工业大学课程设计报告设计题目 数字电子钟逻辑电路设计 学院 专业 班级 学号 姓名 成绩评定_教师签名_打印采用A4纸一、 设计任务与要求二、 设计方案及比较（设计可行性分析）三、 系统设计总体思路四、 系统原理框图及工作原理分析五、 系统电路设计及参数计算，主要元器件介绍及选择以及数据指标的测量六、 画出电路原理图及PCB图七、 产品制作及调试八、 实验结果和数据处理九、 结论（设计分析）十、 问题与讨论数字电子钟逻辑电路设计一、实验目的：1、掌握数字钟的设计方法；2、熟悉集成电路的使用方法。二、设计任
2、务和要求：1、设计一个有“时”，“分”，“秒”（23小时59分59秒）显示且有校时功能的电子钟；2、 用中小规模集成电路组成电子钟；3、画出框图和逻辑电路图，写出设计报告；4、选做：闹钟系统。整点报时。日历系统。三、方案选择和论证：1分秒功能的实现：用两片74290组成60进制递增计数器2.时功能的实现：用两片74290组成24进制递增计数器3定点报时：当分秒同时出现为0时，灯亮。4.日历系统：月跟日分别用2片74192实现，月份就接成12进制，日则接成31进制，星期由1片74192组成7进制，从星期一至星期天。四、方案的设计：1、可调时钟模块：秒、分、时分别为60、60和24进制计数器。用两
3、片74LS290做一个二十四进制, 输入计数脉冲CP加在CLKA端，把QA与与CPLB从外部连接起来，电路将对CP按照8421BCD码进行异步加法计数。通过反馈端，控制清零端清零，其中个位接成二进制形式，十位接成四进制形式。其电路图如下：同理利用两片74290组成的六十进制计数器，如下图所示将两个六十进制的加法计数器和一个二十四进制的加法计数器进行级联：将秒的十位进位脉冲接到分的个位输入脉冲，将分的十位进位脉冲接到时的个位输入脉冲，这样就可以组成最基本的电路。2.校时电路：例如说时的校准，开关1上端接1HZ脉冲，下端接分的进位。当开关打到上端时电路进入校准功能，当开关打到下端时电路进入正常计时
4、功能。其电路如总电路图所示3.整点报时：分别用2个或非门接到分和秒的各输出个节点处，再用一个与非门与报时灯链接，当输出同时为零时，即整点时，报时灯就亮了，起到报时功能。本实验使用LED发光（1s），其电路图如下：4.日历系统：月和日都用2片74192实现。月份功能则接成13进制，因为月份分日都是从1开始计起，所以要求从0001开始，到1101时，立刻清零，清零时应该切换到置数状态，即将ABCD置1000，通过一个与非门链接到LOAD端置零，同时也将计数器置为0001的状态。其电路图如下所示日功能74192三十一进制电路图：总电路图：四、电路调试：调试这部分工作在EWB仿真软件上进行。对于电路的
5、调试应该分为几个部分，分别对电路各个部分的功能都进行调试，之后，每连接一部分都要调试一次。在实现日历系统时，如月份需要显示灯显示131。一开始以为只把计数器链接成三十一进制即可，结果显示灯只显示030，没有自己预期的结果。经过仔细思考，要把0去掉不显示，从1开始显示，而还要显示31。经过查书，最后，知道开始需置数成0001状态，到1000才清零，清零的同时回到置数0001状态，通过多次链接、测试，终于实现了。在实现校时功能过程中，由于之前想得太过复杂了，浪费了大量时间，最后，经过上网搜索，到图书馆查书，简单的用了个开关连接到脉冲实现了。五、收获心得体会：在实际的操作过程中，能把理论中所学的知识灵活地运用起来，并在调试中会遇到各种各样的问题，电路的调试提高了我们解决问题的能力，学会了在设计中独立解决问题，也包括怎样去查找问题。似乎所有的事都得自己新手去操作才会在脑海中留下深刻的印象，这个小小的课程设计让我可以熟练的操作EWB软件，也了解了不少器件的功能的应用，也加深了对数字电路认识和理解。本次课程设计主要是用软件仿真，如果是实际加工电路板就更加锻炼我们的动手能力了，因此，我们的能力还有待提高。
