电子技术数字部分ppt课件.ppt

《电子技术数字部分ppt课件.ppt》由会员分享，可在线阅读，更多相关《电子技术数字部分ppt课件.ppt（155页珍藏版）》请在三一办公上搜索。

1、电子技术数字部分,前 进,（点击进入有关部分）,电 子 技 术,第二编 数字部分,返 回,前 进,第十章 数字电路基础,数字信号、计数制、逻辑关系、基本数字电路逻辑门电路,本章主要内容：,返 回,前 进,10.1 数字电路概述,1模拟信号与数字信号,模拟信号是指模拟自然现象（如温度、光照等）而得出的电流或电压，一般是连续、平滑变化的信号，也可能断续变化，但任一时刻都有各种可能的取值。,在时间上和取值上都是断续的，只有2个取值：高电平、低电平，分别用数字1、0表示。,2数字电路,处理数字信号的电路叫数字电路，又叫逻辑电路。,数字电路分为：（逻辑）门电路（数字电路基本单元）、组合（逻辑）电路、时序

2、（逻辑）电路等。,3数字电路特点,抗干扰性强、性能稳定、速度快、精度高、易于集成、成本低等。,10.2 数制与码制,1十进制（decimal system）,由十个基本数码0、1、2、3、4、5、6、7、8、9，任意数字均由这十个基本数码构成。,2二进制（binary system）,由两个基本数码0、1，任意数字均由这两个基本数码构成。,逢十进一、借一当十。,逢二进一、借一当二。,4十进制与二进制的互换,（1）二进制转换为十进制（数码乘权相加）,整数转换：,小数转换：,（(0.0101)202-1=12-2+02-3+12-4(0.3125)10,混合转换（整数部分和小数部分分别转换）,(1

3、011)2120+021+122+123(11)10,(1011.0101)2(11.3125)10,（2）十进制转换为二进制,十进制整数转为二进制整数,（11）10（1011）2,十进制小数转为二进制小数,乘2取整、积为0止、高位排列,除2取余、商为0止、低位排列,（0.11）10（0.75）2,注意，有乘不尽的情况。如（0.3）10（0.010011）2,混合转换：整数部分和小数部分分别转换。,5其他进制数,（1）八进制（octal）,八个基本数码：0、17，逢八进一、借一当八。,（1365）8（757）10（1688）10（3230）8,（2）十六进制（hexadecimal）,十六个基

4、本数码：0、1 9、A、B、C、D、E、F，逢十六进一、借一当十六。,八进制数与十进制数之间的转换类似于二进制。,十六进制数与十进制数之间的转换类似于二进制。,（1369ADF）16（20355807）10（966922）10（BC10A）16,十六进制数与二进制之间转换方法：,十六进制转为二进制将每位十六进制数均写成4为二进制数（不足4位则在前面补0）。,二进制转为十六进制从低位开始，每4位二进制数变成1位十六进制数（高位不足4位则按实际大小转换）。,（101000110001010）2（518A）16,（A3B90）16（10100011101110010000）2,6码制,（1）二进制代

5、码（binary code）,将某种符号（数字、字母、数学符号等）用一串按一定规律排列的二进制数码表示，这些二进制数码称为二进制代码。,（2）几种BCD码二进制代码的十进制数码,用4位二进制码表示十个十进制数码。,（3）ASCII代码（ASCAmerican Standard Code for Information Interchange 美国标准信息交换码）,用8位二进制数来表示256个计算机常用符号的代码。,0001111000000010000111010100000000100110$0010010000111010011011101？001111111111001011110001

6、11110110111000001110000111101011000110000100110001200110010A01000001B01000010C01000011a01100001b01100010c01100011000110000001010111001100,（4）补码,补码的位数（二进制数码个数）由具体系统来规定。,下面以C语言规定为例说明。,整数（int 数integer）用16位二进制补码表示。其最高位是符号位整数为0、负数为1。,正数的补码二进制形式的原码（十进制数化为二进制数）。如29127：0111000111000111,负数的补码绝对值的二进制形式，按位取反加1

7、。如-29127：绝对值形式0111000111000111，按位取反:1000111000111000，再加1:1000111000111001,10.3 逻辑关系及逻辑门,1基本逻辑关系,只有三种基本逻辑关系。,（1）与逻辑和与门,只有决定事件的全部条件都具备（成立）时，事件才会发生，否则时间就不会发生。即条件全为1时，事件为1，否则（只要有一个或一个以上条件为0），事件为0。,与逻辑关系,将条件看作输入信号，事件结果看作输出信号，则与逻辑关系用如下电路与门电路来实现。,与逻辑电路（与门）及与逻辑符号,输入输出之间全部的对应取值。全1为1，否则为0:,与逻辑真值表,Y=ABC=ABC,与逻

8、辑表达式,（2）或逻辑和或门,决定事件的全部条件中只要有一个或一个以上条件具备（成立）时，事件就会发生，否则（条件全部不具备）事件就不会发生。即只要有一个或一个以上条件为1时，事件为1，否则（条件为全0），事件为0。,与逻辑关系,或逻辑电路（或门）及或逻辑符号,全0为0，否则为1。,或逻辑真值表,Y=A+B+C,或逻辑表达式,（3）非逻辑和非门,否定逻辑，条件满足时间不发生，条件不满足事件成立。,2复合逻辑关系,利用三种基本逻辑，可以组合成多种其他逻辑称为复合逻辑。,（1）与非逻辑,几个变量先进行与运算，再进行非运算。,全1为0，否则为1:,（2）或非逻辑,几个变量先进行或运算，再进行非运算。

9、,全1为0，否则为1:,（3）异或逻辑,两个变量进行如图所示运算：,2输入、1输出电路。输入相同，输出为0，输入相反，输出为1,（4）与或非逻辑,两组（或多组）输入变量先分别相与，与的结果再相或，最后再非。,（5）不同逻辑符号对比,第十一章 逻辑代数,逻辑代数基本定律、逻辑函数化简,本章主要内容：,返 回,前 进,11.1 逻辑函数,1逻辑变量,取值只能是1或0的（两值）变量叫逻辑变量。分为输入变量（表示逻辑条件的量）和输出变量（表示逻辑结果的量）。逻辑变量一般用大写字目表示，输入变量常用A、B、C、D、E等表示，输出变量常用Y、L、Z表示。,2逻辑函数,逻辑函数即输入变量和输出变量之间的逻辑

10、关系.不同的逻辑关系叫做不同的逻辑函数。,3逻辑函数的表示方法,（1）逻辑式,（2）真值表,（3）逻辑图：用各种逻辑符号联接而成的电路图。,（4）卡诺图：卡诺（美）所发明的方格图。,4函数各种表示方法之间的转换,（1）表达式 真值表,方法将输入全部取值代入表达式，求出输出，填入表格。,（2）真值表 表达式,方法输出为1的全部输入量的组合与项相或。输入组合与项写法输入为1，写成原变量形式；输入为0，写成反（非）变量形式。然后将这些单变量相与。,（3）逻辑图 表达式,方法自输入端开始，依次写出每个门的输出。,（4）表达式 逻辑图,方法根据表达式的逻辑关系，选择相应的门，再将他们联接成电路。,11.

11、2 逻辑代数,1基本规律,（1）01律 A0=0A+1=1A+0=AA1=A,（2）重叠律 AA=AA+A=A,（5）交换律 AB=BAA+B=B+A,（6）结合律 A（BC）=（AB）CA+(B+C)=(A+B)+C,（7）分配律 A(B+C)=A B+A C(A+B)(A+C)=A+BC,（8）吸收律 A+A B=AA(A+B)=A,2常用公式,3基本规则,（1）代入规则：将逻辑等式中某一变量用任意函 数式替代，等式仍成立。,（2）反演规则：对于任一函数式Y，将其中的与号 换成或号、或号换成与号，原变量换成非变 量、非变量换成原变量，1换成0、0换成1。由 此得到的是原函数的反函数（非函数

12、）,（3）对偶规则：将函数Y中的与号换成或号、或号 换成与号，1换成0、0换成1。由此得到的是 原函数式的对偶式（对偶函数）,1逻辑式的代数法化简,2逻辑函数的卡诺图化简法,将逻辑式转变为卡诺图，然后进行化简，最后再转变成简单的逻辑式。,11.3 逻辑函数化简,（1）逻辑函数的最小项,在多变量函数的某项中，所有变量以原变量或非变量的形式出现，且仅出现一次，则该项称为逻辑函数的最小项。,n变量函数有2n个最小项。,最小项四种表示方式（以三变量函数最小项为例）：,任意两个最小项之积等于0。全部最小项之和等于1。,任意函数均可写成最小项之和的形式。,（2）卡诺图,卡诺图是一种填有函数最小项的方格图，

13、n变量卡诺图具有2n个填有函数最小项的方格，方格中的最小项必须满足相邻原则：相邻方格中的最小项，只有一个变量互为反变量。规定同一行或同一列两端方格是相邻项。,几种卡诺图：,三变量卡诺图,四变量卡诺图,（3）逻辑函数卡诺图,首先将逻辑式写成最小项形式，然后在卡诺图中和这些最小项对应方格中填1，其余方格中填0或空方格不填。由此得到逻辑函数的卡诺图表示形式。,（4）逻辑函数的卡诺图化简,将逻辑式化成最小项形式；化出其卡诺图；画圈圈2n个相邻1方格；所有1方格必须分别用不同的圈圈住，包括单个独立的1方格。；每个圈尽可能大，圈中可包括已用过的1方格，但至少要有1个新的1方格；每个圈代表化简后的1项，其中

14、要消去该圈中数值发生变化的变量（2n个相邻1方格圈要消去n个变量），剩余变量相乘即为该化简项；诸化简项相加既是化简后的表达式。,卡诺图化简举例,卡诺图如右，化简结果为：,Y=AB+BC+AC,例2 Y（A,B,C,D）=（0,1,2,3,5,7,8,9,10,11,13,15）,卡诺图如右，化简结果为：,（5）具有无关项函数的化简,在函数中，有些项可有可无，并不影响函数值，称他们为无关项。在卡诺图中，用符号表示无关项。化简时，将它们当作1方格对待，可使结果更为简单。,例2 Y(A,B,C,D)=(3，5，7),无关项d(10,11,12,13,14,15),利用无关项 Y=B D+C D,第十

15、二章 组合逻辑电路,组合逻辑电路的分析、设计,本章主要内容：,返 回,前 进,12.1 组合逻辑电路的设计,1设计步骤,（1）根据逻辑要求列出真值表；,（2）由真值表写出表达式；,（3）化简表达式（一般用卡诺图法化简）；,（4）得到逻辑图。,2设计举例,某产品有A、B、C、D四种指标，其中A为主指标。当包含A在内的三项指标合格时，产品属正品，否则为废品。设计产品质量检验器（用与非门实现）.,用Y表示产品。A、B、C、D为1时表示合格，为0表示不合格。,真值表如右：,用卡诺图化简,Y=ABD+ACD+ABC,化成与非形式：,作逻辑电路图：,12.2 编码器和译码器,1编码器（Coder）,将数字

16、、字母、符号等转换为二进制代码的电路。本节以十进制数码8421编码器为例。,电路构成设想：电路由十个输入端（分别代表十个十进制数码）、四个输出端（分别到表四位8421码）构成。正常工作时，只能有一个输入端输入信号（低电平），其余输入端均无信号（均为高电平），每次输入都对应一组输出代码。,设输入端为S0,S1,S2,S3,S4,S5,S6,S7,S8,S9,输出端为D,C,B,A，控制标志端S(S=1编码、S=0不编码)，则真值表如下：,求出表达式后，得到如下电路：,集成编码器（以74147为例）,1、2、3、4、11、12、13为数码输入端（低电平有效），6、7、9脚为编码输出端。5、14、1

17、5为控制端。,2译码器（Encoder）,将编码变成原始符号并显示出来的电路。,（1）显示系统：真空数码管、荧光数码管、七段数码管、点阵显示等。,（2）七段数码管,由7个发光二极管构成，靠控制各段发光来显示数码。,7个发光二极管有共阴、共阳两种解法。,（3）8421BCD码七段数码显示译码器真值表,（4）8421BCD码七段数码显示译码器表达式,（5）8421BCD码七段数码显示译码器电路图,集成译码器（以74138为例）,C、B、A为编码输入端，0、1、2、3、4、5、6、7为译码输出端（根据CBA的不同，某一输出端为低电平），GA、GB、G1为控制端。,12.3 加法器,1半加器,只考虑加

18、数，不考虑来自低位进位的一位二进制数加法电路。,（1）真值表,（2）表达式,（3）逻辑图,Fi=AiBi COi=Ai Bi,2全加器,不仅考虑加数，还考虑了来自低位的进位。,（1）真值表,（2）表达式,（3）逻辑图,Fi=AiBiCi COi=Ai Bi,3多位加法器,由多个全加器连接而成。下图为4位加法器,44位集成加发器,利用4位加法器实现8421码和余3码的互相转换,余3码比8421码多3，只要在8421码上加上0011即是余3码。而余3码减去3既是8421码。实际是加上-3，即加上-3的补码1101。,12.4 数据选择器（MUX）,数据选择器是多输入、单输出电路，即同时有多个数据输

19、入，而电路只选择其中一个数据输出。其中，有2n个数据输入，选择控制端应有n个（n位）。数据输出只能有一个。以8选1 MUX为例。,1集成 8选1 MUX,其中，E=0工作、E=1不工作；D0D7为数据输入端、CBA为选择控制端。,或 Y=m0D0+m1D1+m2D2+m3D3+m4D4+m5D5+m6D6,28选1MUX逻辑图,3用MUX构成逻辑函数,由Y=（miDi）看出，适当控制Di=1或0，可得到由若干最小项组成的逻辑函数。,12.5 数值比较器,1一位数值比较器,（1）真值表,（2）表达式,（3）逻辑电路,2集成数值比较器,其中，A3A2A1A0、B3B2B1B0分别为四位二进制数。,

20、利用2个4位比较器可构成1个8位比较器。,3比较器的扩展,其中，A7A6A5A4A3A2A1A0、B7B6B5B4B3B2B1B0分别为八位二进制数。,第十三章 触发器,各种触发器电路、符号及逻辑关系,本章主要内容：,返 回,前 进,13.1 基本RS触发器,1电路,由两只与非门构成。电路及逻辑符号如图,这种电路任一时刻的输出仅与当时的输入有关。,2逻辑功能（工作情况）,由表达式及电路均可看出，无论触发器原来处于什么状态，现在立即有:,保持原状态不变。,禁止输入！逻辑混乱。,3工作状态表及简单工作表,4工作波形举例,5电路特点,电路简单，但状态不易控制，变化无规律，还存在状态不定情况。,13.

21、1 基本RS触发器,1电路,由两只与非门构成。电路及逻辑符号如图,2逻辑功能（工作情况）,由表达式及电路均可看出，无论触发器原来处于什么状态，现在立即有:,保持原状态不变。,禁止输入！逻辑混乱。,3工作状态表及简单工作表,4工作波形举例,5电路特点,电路简单，但状态不易控制，变化无规律，还存在状态不定情况。,13.2 同步RS触发器,1电路,由两只与非门构成。电路及逻辑符号如图,触发器状态受时钟脉冲信号CP控制，变化有规律。,2逻辑功能（工作情况）,（2）CP=1，状态可能变化。是否变化由R、S决定。,3特征方程,特征方程：Qn+1=Sn+RnQn,约束条件：SnRn=0,4工作波形举例,5状

22、态空翻,空翻现象应避免。,6电路特点,电路较简单，状态易控制，变化有规律，但存在空翻现象及状态不定情况。,13.3 主从RS触发器,1电路,利用两个同步RS触发器，一个作为主触发器，另一个作为从触发器。,CP=1期间，主触发器可以触发翻转，有确定的状态。从触发器保持状态不变。从而触发器状态不变。不存在空翻问题。,2逻辑功能（工作情况）,（1）在CP由0到1时刻（CP后沿），从触发器可以触发翻转，状态由此时主触发器状态（即此时的R、S）决定,逻辑状态与同步RS触发器相同。,（2）CP=0期间，主触发器保持状态不变，从而触发器也保持状态不变。也不存在空翻问题。,3带预置端主从RS触发器,3带预置端

23、主从RS触发器,初始态置好后，预置端均应保持高电平，否则触发器一直处于预置的1态或0态而不能触发工作。,但仍存在状态不定的问题。,13.4 主从JK触发器,2逻辑功能（工作情况）,CP=0状态不变，CP=1状态翻转（由此时J、K决定）。电路属后沿触发。,解决了状态不定现象。,也有前沿翻转的JK触发器。,3工作波形举例,也有前沿翻转的JK触发器。,13.5 主从D触发器,属前沿触发工作方式。,13.6 T触发器,有前沿、后沿两种触发工作方式。,13.7 几种触发器的转换,1.JK触发器转成D触发器,1.JK触发器转成T触发器,第十四章 时序逻辑电路,寄存器、计数器等,本章主要内容：,返 回,前

24、进,14.1 寄存器（Register）,用来存放数据。是计算机和其他数字系统中用来存放代码或数据的部件。,这种电路任一时刻的输出不仅与当时的输入有关，还与电路的初始状态有关。,触发器可存放1位二进制数，寄存器则是将多个触发器联接起来，以存放多位二进制数据。因为计算机等存储器内部存储的都是一系列二进制数实为各种符号（如字母、数字、汉字等）的代码。,1寄存器的分类,根据工作情况，分为数码寄存器和移位寄存器两大类。前者写入数据时多位数据同时存入寄存器，而后者则可以一位一位存入，且数据可以左右移动。寄存器工作时，数据可以串行写入（输入）/并行写入，串行读出（输出）/并行读出。因此，寄存器有并行输入并

25、行输出、并行输入串行输出、串行输入并行输出、串行输入串行输出四种等工作方式。,2数码寄存器,四位数码寄存器由四个D触发器构成（也可由其他触发器构成）。,待存数据自A3 A2 A1 A0 端写入，寄存控制端的高脉冲控制寄存器完成寄存工作单拍寄存。,新数据寄存时。无论原寄存器中是否存有数据，新数据均将其冲走。A3 A2 A1 A0撤去后，数据仍存储在寄存器中，可由Q3Q2Q1Q0端读出所存储的数据。,这种工作方式属于并行输入并行输出方式。,4位集成寄存器74LS175如图所示：,3移位寄存器,数据采用串行输入，用4拍来寄存。,（1）左移寄存器,首先清零。4位待存数据由“串行输入”端分别做4次单数据

26、输入，每次输入进行一次寄存（共来4个高脉冲），则该数据向左移动。共进行4次移位寄存（数据向左移动4次），完成4位数据的寄存。,工作波形图：,读数时可采取并行输出及串行输出两种方式。,（2）右移寄存器,将左移寄存器反过来联接即可。,读数时同样可采取并行输出及串行输出两种方式。,（3）双向移位寄存器（可逆移位寄存器）,可方便地进行左移、右移及数码寄存（不移）工作。,S=0，为左移寄存方式，S=1，为右移寄存方式。,（4）循环寄存器,有时要求在移位过程中数据不要丢失，仍然保持在寄存器中，这只需将移位寄存器最高位的输出与最低位的输入连起来即可，由此构成循环寄存器。,利用4位寄存器构成8位、16为、32

27、位寄存器。,（4）寄存器有关问题,利用移位寄存器还可实现二进制数的乘除法运算：左移一次就对所存储数进行了一次乘2运算；右移一次就对所存储数进行了一次除2运算；,计算机存储单元,英文字母等256个常用字符，每个字符占用1B（1个存储单元8位寄存器），1个汉字占用2B。8位寄存器是各种计算机存储单元的一个基本单位字节byte，也叫1个基本存储单元。还有较大存储单 1byte=8bit 1K(Kilo)=1024byte 1M(Million)=1024K 1G(Giga)=1024M 注：1024=210,计算机内部运算,计算机中的加、减、乘、除等运算都是利用寄存器、加法器等进行的。如示意图。其中

28、，减法实际上是补码相加，而乘法则是多次相加，除法则是多次相减。,14.2 计数器,计数器是可以记录输入时钟脉冲的个数的电路。,计数器不仅可以计数，还可以计时、分频等。几乎在所有数字电路中都要用到。计数器由若干个触发器（多为JK触发器）构成。,1计数器分类,（1）按工作方式来分,同步计数器：所有触发器在时钟脉冲作用下同时（同步）工作。异步计数器：所有触发器在时钟脉冲作用下不同 时（异步）工作。,（2）按计数增减来分,加（法）计数器：计数逐渐递增。减（法）计数器：计数逐渐递减。,（3）按计数进制来分,二进制计数器、十进制计数器、其他进制计数器。,2异步二进制计数器（模2 n）,（1）异步二进制加法

29、计数器,工作情况：,J0=K0=1、CP0=N，J1=K1=1、CP1=Q0，J2=K2=1、CP2=Q1,工作时首先必须清零。,由于Ji=Ki=1，FFi的状态在CPi的每一个后沿均翻转。首先FF0工作，之后FF0引起FF1工作，再之后FF1引起FF2工作，最后FF2引起FF3工作。属异步工作方式。,工作波形图及工作状态表,0 0 0 0,1 0 0 1,2 0 1 0,3 0 1 1,4 1 0 0,5 1 0 1,6 1 1 0,7 1 1 1,8 0 0 0,9 0 0 1,该计数器只能计8（2 3）个数（07），且计数按加法进行。属模2n计数器（模8）。,（2）异步二进制减法计数器,

30、工作情况(工作时首先必须清零),工作波形图及工作状态表,0 0 0 0,1 1 1 1,2 1 1 0,3 1 0 1,4 1 0 0,5 0 1 1,6 0 1 0,7 0 0 1,8 0 0 0,9 1 1 1,该计数器只能计8个数（模2n），且计数按减法进行。,（3）异步加减可逆计数器,控制端X=0为减法计数、X=1为加法计数。,3同步模2 n计数器,（1）同步模8加法计数器,J0=K0=1，CP0=N，J1=K1=Q0，CP1=N，J2=K2=Q0Q1，CP2=N，由于CP0=CP1=CP2=CP3=N，则在计数脉冲N后沿，所有触发器状态均可能翻转，但FF0每次都要翻转，FF1、FF2

31、翻转的条件是其所有低位触发器的状态均位1态（Q=1），使得J i=K i=1。,（1）同步模8加法计数器,工作波形图及计数状态表,0 0 0 0,1 0 0 1,2 0 1 0,3 0 1 1,4 1 0 0,5 1 0 1,6 1 1 0,7 1 1 1,8 0 0 0,9 0 0 1,（3）同步加减可逆计数器,0 0 0 0,1 1 1 1,2 1 1 0,3 1 0 1,4 1 0 0,5 0 1 1,6 0 1 0,7 0 0 1,8 0 0 0,9 1 1 1,（2）同步模8减法计数器,X=1，为加法计数器，X=0，为减法计数器。,4模非2 n计数器,该计数器为同步模非2n（模5）加

32、法计数器。,0 0 0 0,1 0 0 1,2 0 1 0,3 0 1 1,4 1 0 0,5 0 0 0,5十进制计数器,也属于模非2n 计数器,不过所计数是10个8421BCD码故称为十进制计数器。,（1）同步十进制加计数器,工作波形图及计数状态表,0 0 0 0 0,1 0 0 0 1,2 0 0 1 0,3 0 0 1 1,4 0 1 0 0,5 0 1 0 1,6 0 1 1 0,7 0 1 1 1,8 1 0 0 0,9 1 0 0 1,10 0 0 0 0,11 0 0 0 1,FF0在N后沿每次都翻转，FF1在Q0的后沿Q3=0时翻转、Q3=1时状态为0，FF2在Q1的后沿每次

33、都翻转，FF3在Q0的后沿Q1Q2=1时翻转、Q1Q2=0时状态为0。工作波形图及计数状态表与同步计数器相同。,（2）异步十进制加计数器,6集成计数器,如图所示T4290芯片，使用时将CP0作为时钟端、CP1必须接Q0。最多可计10个数，并且，适当控制置9端S91、S92和置0端R01、R02（这4个端口不受时钟的影响），可构成模M10的计数器，而且，多个芯片相联可构成任意进制计数器。,（1）集成计数器T4290,（2）用T4290构成8进制计数器,（3）用T4290构成60进制计数器,采用2片T4290相联。个位联成十进制计数器，十位联成六进制计数器。,第十五章 脉冲电路,脉冲概念、脉冲的变

34、换、脉冲的产生,本章主要内容：,返 回,前 进,16.1 脉冲概念,脉冲信号是指既非直流又非正弦的信号。如矩形波、三角波、锯齿波等。,1.脉冲分类,根据波形的不同，分为如下几类：,1.脉冲概念,关于脉冲的几个参数：,脉冲幅度Um：电压最大值,上升时间（前沿时间）t r：由0.1Vm上升到0.9Vm所 需的时间,下降时间（后沿时间）t f：由0.9Vm下降到0.1Vm所 需的时间,脉冲宽度tw：前后沿0.5Vm之间的时间,脉冲周期T：两相邻脉冲对应点之间的时间,占空比D：D=tw/T,16.2 脉冲变换,利用矩形波变换得到尖波、三角波、锯齿波等。,1.RC微分电路,构成电路的条件是=RC很小，一

35、般(1/51/10)t即可。,利用电容的充放电过程，可将矩形脉冲变换为尖脉冲。,电路中，UO=Ui-UC，工作过程如图所示。,2.RC积分电路,条件是=RC很大，一般10t即可。,可将矩形脉冲变换为锯齿脉冲。,电路中，Vo=VC，工作过程如图所示。,3.限幅（削波）电路,利用（理想）二极管的单向导电性，将波形的任意部分削去，使波形限制在一定的范围内（保留需要的部分波形）。,（1）单向限幅 上限幅,（1）单向限幅 下限幅,（2）双向限幅,4.嵌位电路,利用电容的充放电原理，将周期性变化波形的顶部或底部保持在某一确定的直流电平上。,（1）顶部嵌位在0电平,（2）顶部嵌位在E0电平,（3）顶部嵌位在

36、E0电平,16.3 脉冲的产生,1.多谐振荡器,无需外加触发信号，能周期性自动翻转、产生一定幅值、一定周期的矩形脉冲。可由门电路或晶体管构成。该电路没有稳态，只有两个暂稳态（1态和0态），始终在两个暂稳态之间翻转，从而输出矩形波。,门电路构成的多谐振荡器,波形参数：,Um=UOH UOL,T1=RC ln（VDD/（VDDVth）,T2=RC ln（VDD/Vth）,若Vth=VDD/2，则 T RC ln4 1.4RC,1.单稳态触发器,单稳态触发器只有一个稳态（多为0态），在没有外界触发信号的作用时，触发器就一直保持该稳态不变，在外接触发信号触发下，触发器状态翻转为新态（暂稳态），但经过一

37、段时间（该时间由触发器及外界电路控制），又自动返回稳态。,如图所示集成单稳态触发器T1121，Q为输出端口，Rext/Cext、Cext、Rint为外接电路端口，A1、A2、B为触发信号输入端口,芯片Rext/Cext、Cext端口必须接电阻及电容。电阻可采用外接电阻，也可采用内接电阻，电容只能采用外接。,所接电阻及电容调节暂稳态时间（脉冲宽度）。如典型值tw=110ns，则采用内接电阻（Rint=2k）时C=80pF，采用外接电祖（此时管脚Rint悬空）时，R=10 k，C=100pF。,单稳态触发器应用举例,可用预定时、延时、消除噪声等。消除噪声（干扰、毛刺等）电路及工作波形图如图所示。,

38、电路中，单稳态触发器的脉宽应大于噪声宽度而小于有效信号宽度。,16.4 555定时器,1.555集成定时器,Q为输出端，Q为放电端，res为复位端，V1为控制电压端，V2为阈值输入端，V3为触发输入端。,利用555定时器，接上少数元件，可方便地构成各种定时、振荡电路。,2.555定时器的应用,（1）构成单稳态触发器,脉冲宽度tw=RCln31.1RC,（2）构成多谐振荡器,脉冲周期T0.7(R1+2R2)C占空比D=(R1+R2)/(R1+2R2)当R2R1，D=1/2方波。,第十六章 数模与模数转换,数模转换、模数转换,本章主要内容：,返 回,前 进,15.1 D/A 转换,O=K Dn 其

39、中，Dn为n位二进制数的十进制大小，K为转换系数。,只需将二进制数（或代码）转换成十进制数即可。这样，按一定频率（波特率 Baud rate）出现的数字信号就转变成了一定形状的的模拟信号。,有如下几种转换电路：,1.权电阻D/A转换器,I=I0+I1+I2+I3=d0VREF/23R+d1VREF/22R+d2VREF/21R+d3VREF/20R=VREF(23d3+22d2+21d1+20d0）/23R=VREF D4/24-1R,D4为4位二进制数的十进制数值。,对于n位权电阻转换器 o=-VREFRfDn/2n-1R,当Rf=R/2时，o=-VREFDn/2n,2.倒T型电阻D/A转换

40、器,I=d3I/2+d2I/4+d1I/8+d0I/16=D4I/24=D4VREF/24R,o=-VREF D4Rf/24R,对于n位数字量输入：o=-VREF DnRf/2nR,当Rf=R/2时，o=-VREFDn/2n,当然，要真正得到模拟信号，还需要对具有周期性保持形状的的信号进行滤波，已得到平滑的模拟信号。常用的滤波电路如图所示。,15.2 A/D 转换,将模拟信号转换为数字信号要经过采样、保持、量化、编码四个步骤。,1.A/D转换步骤,采样：在控制信号作用下，将模拟量每隔一定的时间抽取一次样值，使连续变化的模拟量变成断续变化的模拟量。,保持：保持每次采样的量值不变，直到下次采样。,

41、量化：将采样-保持后的电压化为某个规定单位的整数倍。,编码：将量化值用二进制代码表示。,2.采样和保持,在TW一个周期Ts中，为采样时间，Ts 为保持时间。在采样过程中，电容C迅速充满电，在保持过程中，A2的高输入电阻使得C电压不变，一直到下次采样。采样-保持后的波形呈阶梯状。,3.量化和编码,（1）量化,将采样-保持后的电压化为某个规定单位S的整数倍，称之为量化。,量化后的值必须是整数K，但采样所得的各电压值不一定都能被S整除，从而出现量化误差（不可避免）。量化过程中必须将出现的小数化为整数。,舍尾取整法：Vi/S，舍去小数部分，只保留整数部分K，K就是量化值。,四舍五入法：Vi/S，小数部分四舍五入得到整数K，K就是量化值。,3.量化和编码,（2）编码,将改整数倍数值化为二进制代码的形式，称之为编码。,将K用二进制代码表示，就得到了编码结果数字信号。由此，连续变化的模拟信号变成了断续变化的数字信号（每隔Ts时间出现一个数字信号值）。,4.A/D转化电路(以并行比较型A/D转换器为例),谢 谢 大 家,课,敬 请 指 导,件,结,束,返 回,商丘师范学院徐 树 山2005、5、15,