硬件信号质量SI测试规范.docx

《硬件信号质量SI测试规范.docx》由会员分享，可在线阅读，更多相关《硬件信号质量SI测试规范.docx（51页珍藏版）》请在三一办公上搜索。

1、目 录1引言62适用范围63信号质量测试概述63.1信号完整性63.2信号质量74信号质量测试条件124.1单板/系统工作条件：124.2信号质量测试人员要求：124.3示波器选择与使用要求：124.4探头选择与使用要求134.5测试点的选择145信号质量测试通用标准145.1信号电平简述：145.2合格标准165.3信号质量测试结果分析注意事项176信号质量测试方法196.1电源信号质量测试196.1.1简述196.1.2测试项目196.1.3测试方法196.2时钟信号质量测试266.2.1简述266.2.2测试方法266.2.3测试指标与合格标准266.2.4注意事项286.3复位信号质量

2、测试296.3.1简述296.3.2测试方法296.3.3测试项目与合格标准296.3.4注意事项316.3.5测试示例316.4数据、地址信号质量测试336.4.1简述336.4.2测试方法336.4.3测试项目346.4.4测试示例：356.5差分信号质量测试366.5.1简述366.5.2测试项目366.5.3测试方法366.5.4合格标准386.5.5注意事项426.5.6测试示例426.6串行信号质量测试436.6.1概述436.6.2测试项目446.6.3测试方法456.6.4合格标准467信号质量测试CHECKLIST498测试系统接地说明519引用标准和参考资料54信号质量测试

3、规范关键词：信号完整性 、测试摘 要：本规范详细说明了单板信号质量测试的方法。其中包括各类信号波形参数的定义，进行信号质量测试的条件，覆盖范围，合格标准，信号分类，各类信号波形参数的指标，测试点的选择以及测试结果分析重点。缩略语清单： SISignal Integrity信号完整性TTLTransistor-Transistor Logic晶体管-晶体管逻辑CMOSComplementary Metal Oxide Semicondutor互补金属氧化物半导体LVTTLLow Voltage TTL低电压LVCMOSLow Voltage CMOS低电压ECLEmitter Coupled L

4、ogic发射极耦合逻辑PECLPseudo/Positive Emitter Coupled Logic伪发射极耦合逻辑LVDSLow Voltage Differential Signaling低电压差分信号GTLGunning Transceiver Logic射电收发逻辑HSTLHigh-Speed Transceiver Logic高速收发器逻辑eHSTLEnhanced High-Speed Transceiver Logic增强高速收发器逻辑dHSTLDifferential HSTL差分HSTLSSTLStub Series-terminated Logic线脚系列终端逻辑SPI

5、Serial Peripheral Interface串行外围接口I2CInter Integrated Circuit Bus内部集成电路总线USBUniversal Serial Bus通用串行总线1 引言信号质量测试规范是为了规范和指导 硬件调试、硬件测试 以及 生产测试 时信号质量测试方法及手段，在总结长期实际工作经验的基础上制定的。由于某些原因的限制，本规范难免会存在着一些纰漏。我们实际使用、遵循规范的过程，也是一个检验和完善规范的过程。希望大家能积极的提出宝贵意见及见解，以保持该规范的的可操作性，推动我司规范性文档的建设进程。 2 适用范围本规范作为研发、中试进行信号质量测试的共同

6、标准。本规范适用所有数字信号的调试、测试过程。测试时应覆盖各个功能模块，包括电源、时钟、复位电路、CPU最小系统、外部接口（E1、网口、串口等等）、逻辑芯片(CPLD/FPGA)、专用电路等等。模拟电路由于其信号的连续变化性，不能直接应用本规范，可择情参考。本文档不包括的内容：非信号质量测试内容。例如不适用于部分硬件接口指标测试，系统硬件规格测试、环境测试、EMC测试、安规测试、防护测试、振动测试等。3 信号质量测试概述3.1 信号完整性现在的高速数字系统的时钟频率可能高达数百兆Hz，其快斜率瞬变和极高的工作频率，以及很大的电路密集度，必将使得系统表现出与低速设计截然不同的行为，出现了信号完整

7、性问题。破坏了信号完整性将直接导致信号失真、定时错误，以及产生不正确数据、地址和控制信号，从而造成系统误工作甚至导致系统崩溃。因此，信号完整性问题已经越来越引起高速数字电路设计人员的关注。如果电路中信号能够以要求的时序、持续时间和电压幅度到达IC，则该电路具有较好的信号完整性。反之，当信号不能正常响应时，就出现了信号完整性问题。SI（Signal Integrity）解决的是信号传输过程中的质量问题，尤其是在高速领域，数字信号的传输不能只考虑逻辑上的实现，物理实现中数字器件开关行为的模拟效果往往成为设计成败的关键。3.2 信号质量常见的信号质量问题表现在下面几个方面：1) 过冲类型正过冲负过冲

8、图例危害1、 闩锁损伤器件（VCC/VDD），对器件冲击造成器件损坏；2、形成干扰源，对其它器件造成串扰。1、 闩锁损伤器件（ VIH，输入低电平 VIH VT VIL VOL。 5.2 合格标准表1. 电平信号高低电平合格标准（单位 V）信号类型VCCVOHVIHVTVILVOLTTL、ABT52.421.50.80.4LVTTL、LVT、LVC、ALVC、LV3.32.421.50.80.4CMOS54.43.52.50.50.5LVCMOS3.3/2.52.4/2.02.0/1.71.5/1.20.8/0.70.2/0.2LVDS1.4752.41.200.925CML1.5/1.81.

9、5/1.81.91.61.31.0/1.3ECL/LVECL0-0.88-1.24-1.3-1.36-1.72PECL54.23.93.73.523.05LVPECL3.32.422.062.001.941.58GTL1.20.90.80.750.4GTL+1.51.110.950.4ETL52.41.61.51.40.4BTL（低电平为1V）2.11.61.551.471.1HSTL-I、II 1 在HSTL标准中，根据输出缓冲特性的不同，HSTL被分为四种类型。其中第1、3、4类为并行终端负载，第2类为串行终端负载。另外根据EIA/JESD8-6的规定，HSTL-II、HSTL-III和H

10、STL-IV的VT是可选的，VT的变化会影响VIH和VIL；1.51.30.850.750.650.4HSTL-III、IV1.51.310.90.80.4SSTL 2-I、II 2 SSTL标准专门针对高速内存（特别是SDRAM）接口。目前存在两种SSTL的标准。SSTL_3是3.3V标准，SSTL_2是2.5V标准。针对这两个标准，JEDEC（Joint Electron Device Engineering Council，电子元件工业联合会。是由生产厂商们制定的国际性协议，主要为计算机内存制定标准）根据输出缓冲器的特点定义出多个不同的等级，常见的有I级和II级。2.52.31.431.

11、251.070.2SSTL 3-I、II3.33.11.71.51.30.2表2. 过冲毛刺合格标准（单位 V）信号类型正向过冲负向过冲正向回冲负向回冲正向毛刺负向毛刺实测VIH要求实测VIL要求PECL0.23.873.523.873.873.52TTL12.40.82.430.6LVTTL(3V)12.40.82.42.80.6CMOS13.51.51.53.51GTL+0.41.20.31.21.40.4GTL0.30.950.250.951.150.3小结 从上表中可以看出： 正向回冲和毛刺应大于VOH，负向回冲和毛刺应小于VIL。也就是保证过冲和毛刺不被误判断为有效信号； 正向过冲和

12、负向过冲在器件absolute maximum rating 基础上略有放宽。过冲 与 Absolute Maximum Rating我们注意到芯片资料中常规定absolute maximum rating的要求，例如LVTH16245 的器件资料规定其VI（直流输入电压）的范围-0.5 +7.0V。当管脚电压范围长期超过器件的absolute maximum rating时，器件很容易失效（器件资料里常提到：Absolute Maximum continuous ratings are those values beyond which damage to the device may oc

13、cur.）。对于我们调试、测试过程中常遇到的时钟信号过冲，一般是处在时钟信号上升、下降沿上的，不是一直处于超过absolute maximum rating的状态。所以考虑实际情况，我们以上表为依据来评估测试过冲，条件略有放宽。如果管脚上电压长期为过压、负压，则不应超过absolute maximum rating。5.3 信号质量测试结果分析注意事项1） 对设计缺陷的窄脉冲（如逻辑设计缺陷）等，不属于信号质量要求范围，而属于设计错误，必须进行更正；2） 参照信号的用途，分析信号质量对单板的影响。 一些情况下差的信号质量不一定会对系统造成影响的，不能单纯参照指标。比如数据、地址线是电平有效信号

14、，并且通常在读写控制信号的上升/下降采样，边沿处信号质量对系统影响不大。因此在选择我们关注的测试指标时要按需求选择。但是也应当指出，边沿处的过冲虽然对系统的功能实现可能没有影响，可是会对器件的寿命造成不良影响。3）酌情考虑输入信号的过冲对器件的影响，视器件本身的设计，工艺而定。现在的CMOS工艺的输入电平可达07V，所以高电平过冲对器件的影响较小，主要应该关注低电平过冲。器件功能出现异常可能不仅与低电平过冲的幅度有关，还与低电平过冲的时间宽度有关。对CMOS器件尤其要注意其低电平过冲的影响，可能造成闩锁现象。 对于不同的器件，对低电平要求应符合厂家规定的absolute maximum rat

15、ing 的要求。4）信号波形不标准时可能是该信号处于三态，或单板在此时并不使用该信号，对此类信号要注意分析此信号是否为有效期间，如果在无效期间可视其为正常信号。6 信号质量测试方法6.1 电源信号质量测试6.1.1 简述 电源本身有各类参数，在和产品配合使用时必须关注电源在实际工作过程的每一个输出参数是否符合要求。单独的电源参数，以及电源在与产品配合工作时参数是经常不一样的，我们必须在实际应用中对电源的每一个关键参数进行详细测试，从而保证产品（系统）的正常工作。 这里讨论的是和电源工作时输出信号参数的测试方法和要求。本小节“电源信号质量测试”不仅仅指电源芯片DC/DC、LDO等，还涉及芯片的电

16、源管脚。6.1.2 测试项目1) 测试电压值（精度）2) 测试电源噪声/纹波3) 测试电压上下电波形4) 测量缓启动电路参数5) 测试电源电流和冲击电流6) 测试电源告警信号7) 测试冗余电源的均流参数6.1.3 测试方法1） 测试电压值（精度）测试仪器万用表（或示波器+无源探头）测试方法以测试芯片前端的输入电压为例（直流），测试工具：万用表（或示波器）。用万用表的黑表笔（或示波器探头的接地线）连接被测试电源的地，红表笔（或示波器探头的探针）连接被测试电压。电压精度需要在单板空载、满载的时候分别进行测试。测试点1）电源（DC/DC、LDO等）的电压输出管脚；2）芯片的电源管脚；合格标准一般在标

17、称电压值5%范围内。根据芯片的电压要求来确定。注意事项1）确保数字万用表电池电量充足，否则测量结果有较大误差；2）不推荐使用示波器测量电压精度，因为会存在偏差。万一要使用示波器测量电压精度，需要设置为直流并且取均方根值；2） 测试电源噪声/纹波定义纹波：是出现在输出端子间的一种与输入频率和开关频率同步的成分，用有效值表示，一般在输出电压的0.5%以下；噪声：是出现在输出端子间的纹波以外的一种高频成分，也用峰-峰（peak to peak）值表示，一般在输出电压的1%以下；纹波噪声：是上述“纹波”、“噪声”二者的合成，用峰-峰（peak to peak）值表示，要求一般在输出电压的2%以下。测试

18、仪器 测试仪器示波器。推荐用模拟示波器。如果没有模拟示波器，也尽量使用无源探头。测试方法1. 采用地线环靠接测量法，即所谓靠接测量。示波器设置带宽（bandwidth）为20MHz，直流偏置电压（offset）为上面电压精度测量值。使用带有地线环的探头，将探针直接接触电源管脚，地线环直接接触负输出的管脚。这样从示波器中读出的峰峰值为输出线上的纹波；2. 把示波器带宽设置成全带宽（Full），测试结果即为纹波噪声值；3. 纹波和噪声应该是在单板满载、空载时都进行测试。图1 电源纹波噪声的2种测试方法示意图测试点电源、芯片的电源管脚。合格标准具体合格标准参芯片的要求。中试部给出的合格标准（考虑到我

19、们的测试情况，相对定义略有放宽）：1）一般要求纹波 输出电压的1%（在20MHz带宽下测试，结果可视为单纯的纹波）；2）一般要求纹波噪声 输出电压的2%（在全带宽下测试，结果可视为纹波+噪声）。注意事项1）测量时探头尽量选用无源探头；2）就近原则，探头地线接离测试电源最近的地。且地环线尽量短；3）纹波请尽量展开成如下图形，最好纪录其频率，便于分析。图2 XX芯片3.3V电源纹波测试结果（满载）3） 测试电压上下电波形 测试仪器示波器测试方法将示波器探头连接到被测电压，示波器设为上升沿或者下降沿触发，然后开关电源，通过示波器观察电源上下电波形。测试时的原则就是选取适当的时间宽度能够在示波器上显示

20、一个完整的上电波形， 又要能够将波形问题显示出来。测试点通常需要测试下面两种上下电波形：1） 测量芯片的电源管脚上下电波形：芯片的电源管脚；2） 测量单板/系统上下电对其它单板/系统的影响：系统电源。合格标准1） 在电源输出端测试，电压上下电过冲一般要求不超过被测电压的 10。在芯片前端测试时，可参考电平通用标准；2） 电源上电时电压不得有很大的跌落，下电时不能有很大的反冲和回勾。（跌落和反冲不能跨越芯片启动工作电压），如出现台阶现象，需注意分析其影响；3） 注意如果有负电压就需要根据芯片要求进行讨论；4） 很多芯片都由多路电源供电（例如外部I/O电压3.3V，内核电压1.8V），这些电压之间

21、可能有上下电顺序要求，参考器件手册评估测试结果是否合格。注意事项遍历如下情况：1） 系统上下电；2） 单板拔插；3） 电源板拔插；4） 测量缓启动电路参数测试仪器示波器测试方法常用-48V缓启动电路如下图所示。测试时用多踪示波器，一路测试点在缓启动电路前，另一路测试点在缓启动电路之后，然后上电，从示波器观察两个测试点的上电时间差。其它如3.3V缓启动电路测试类似。图3 常用-48V缓启动电路测试示意图测试点如上图。注意探头的探针和地线不可接反，否则可能测量结果错误，或者造成设备或探头损坏。合格标准1）延迟时间：Tdelay，一般要求其范围 20 200ms；2）上升时间：对于Trise，一般为

22、ms级。要求其范围越小越好，但同时要求冲击电流满足合格标准；3）没有多次上、下电（振荡上下电）现象；- 附录：缓启动电路测试参数说明 - 下图是某3.3V缓启动电路的测试结果。Ch1（黄色）是从背板输入的3.3V电源信号，Ch2（蓝色）是经过缓启动电路后的3.3V信号。图4 缓启动电路测试参数示意图_上电上图中， 可以看到整个缓启动时间分为几个部分：1.延迟时间，即图中的 Tdelay。它是背板输入电源有效到缓启动电路有输出的时间差，相当于背板电源输入的延迟；2.缓启动电路有输出到输出电压升高到10%幅值的时间；3.上升时间，即图中的 Trise。它是缓启动电路输出电压从10%上升到90%的时

23、间；4.输出电压从90%升高到100%的时间；其中第2、4项的参数可忽略，我们一般只关注Tdelay和Trise。注意事项遍历如下情况：1） 系统上下电；2） 单板拔插；3） 电源板拔插；5） 测试电源电流和冲击电流测试仪器示波器测试方法电源电流： 方法一：用电流探头。将电流探头卡在被测试电流通路上，通过示波器观察电源上电电流波形和上电后电流的平稳波形。测试时注意电流探头的方向；方法二：用钳流计卡在被测试电流通路上进行测试。冲击电流： 用电流探头，将电流探头卡在被测试电流通路上，通过示波器观察电源上电和下电时的电流波形。注意电流探头的方向，测试上电冲击电流最好在冷机时测试，冲击电流最大。测试下

24、电冲击电流最好在单板满载时进行。测试点取下单板（从背板）引入电源链路上串接的保险管，用粗短导线代替，电流探头或者钳流计测量此导线上的电流。合格标准1）电源电流稳定值不能超过90最大额定输出电流；2）冲击电流值不能超过额定输出电流的5倍。3倍以上应引起注意；3）单板任何业务情况下的电流一定要大于电源的最小负载，且须满足最大容性负载要求；4）保险管规格的选择和冲击电流的关系。如果冲击电流为保险丝的额定电流的510倍，则就要观察冲击电流的时间宽度，保险丝为快速熔断型，那么冲击电流的宽度不能超过几十毫秒；若为慢速熔断型，那么那么冲击电流的宽度不能超过几百毫秒。注意事项1. 冲击电流的测试应遍历如下情况

25、：1） 系统上下电；2） 单板拔插；3） 电源板拔插；2. 冲击电流测试中，如果链路上有感性器件（电感等），则不可贪图方便，取下感性器件后用粗短导线代替，再用电流探头或者钳流计测量此导线上的电流。因为感性器件本身具有抑制冲击电流的作用，此方法只适合测量静态电流。测试冲击电流时，可以撬起感性器件后端，再连接到粗短导线测量。如下所示。图5 测量冲击电流时，链路上有感性器件的测试方法6） 电源告警信号测试方法： 用示波器或者数字万用表链接告警信号点，使系统产生告警条件，测试告警信号的电平大小；测试点：告警信号的接收末端；合格标准：满足本文档第5节信号质量测试通用标准中的相应标准。如告警信号类型不在此

26、节包含之列，则应符合电源规格上告警信号电平的要求。7） 测试冗余电源的均流参数 测试方法：用测试电源输出电流的方法测试冗余电源的每路电流的输出值，比较每路输出电流的大小；测试点：冗余电源的每路电流输出链路；合格标准：系统电源，其冗余电源（均流）的各路电流输出值不相差10为合格。6.2 时钟信号质量测试注意事项1、建议时钟信号质量测试与时序测试一起进行；2、测试时钟时应选择高输入阻抗、小电容值、高带宽的有源探头。无源探头容抗较大，测出波形的边沿会失真。6.2.1 简述时钟在通信设备中起着特别重要的作用，而时钟信号的质量往往直接影响着产品的性能指标，甚至影响到产品的基本功能能否实现。在硬件测试中，

27、要特别注意时钟信号质量的测试，这对产品的硬件设计质量提高有着很大的意义。产品硬件设计中，最常用的是石英晶体振荡器，也就是晶振。本文档涉及的时钟信号仅指晶振输出的时钟信号，以及这些时钟信号经过驱动、倍频、分频等处理后得到的时钟信号。6.2.2 测试方法1） 时钟信号质量的测试工具主要是示波器，根据所测试的时钟的频率选择适当的示波器进行测试；2） 时钟频率精度的测试主要采用高精度的 频率计 进行测试，并记录好数据；3） 时钟频率的稳定度测试主要是利用专门的稳定性极高的 频率计 进行的，主要适用于基准时钟。6.2.3 测试指标与合格标准1） 边沿单调性和上升/下降时间； 通用时钟信号规范（满足第5节

28、信号质量测试通用标准的前提下）表3. 通用时钟信号规范信号类型占空比上升单调性下降单调性抖动特性PECL如无特殊要求（例如因为时序配合关系需要调节占空比），建议：40%60%；必须单调必须单调对于存在指标规定的信号，应满足指标；没有指标规定或者无法明确界定的情况下，应满足可靠性要求TTL必须单调必须单调LVTTL（3V）必须单调必须单调CMOS必须单调必须单调GTL+必须单调必须单调CML必须单调必须单调 77M时钟信号质量（满足表3的前提下）表4. 77M时钟信号质量信号类型上升时间下降时间TTL2.5ns2.5nsLVTTL(3V)2.5ns2.5nsCMOS2.5ns2.5nsGTL+2.5ns2.5ns 38M时钟信号质量（满足表3的前提下）表5. 38M时钟信号质量信号类型上升时间下降时间TTL4ns4nsLVTTL(3V)4ns4nsCMOS4ns4ns