《第八讲 跨导运放的分析与设计ppt课件.ppt》由会员分享，可在线阅读，更多相关《第八讲 跨导运放的分析与设计ppt课件.ppt（79页珍藏版）》请在三一办公上搜索。
1、第八讲_B跨导运放的分析与设计,李福乐清华大学微电子学研究所,主要内容,跨导运放的仿真分析各种电路指标和相应的仿真分析方法通过对电路和仿真结果的对应分析，加深对电路工作原理的掌握和理解跨导运放的电路设计从抽象指标到具体电路的映射过程电路原理、设计经验和仿真验证的迭代过程通过设计，加强工程化设计思维和能力,第一部分简单跨导运放的仿真分析,电路与网表,指标分析偏置电流与功耗、开环增益、GBW与相位裕度、压摆率、Swing Range、失调、噪声、PSRR、CMRR、corner分析等,V_Vp vdd 0 5VV_Vac vin 0 DC 2.5V AC 1V 0V_Vdc vip 0 2.5VR
2、_Rz vo1 N_0001 rzv C_Cc N_0001 vo ccv C_CL 0 vo clv C_Cb 0 vb 10pR_Rb vb vdd 100k M_U2 vo1 vip N_0002 0 nm L=0.6u W=12u M=2 M_M1 N_0003 N_0003 vdd vdd pm L=2u W=12u M=2 M_M3 vo vo1 vdd vdd pm L=0.6u W=12u M=8 M_U1 N_0003 vin N_0002 0 nm L=0.6u W=12u M=2 M_U4 vo vb 0 0 nm L=5u W=12u M=8 M_U5 vb vb 0
3、0 nm L=5u W=12u M=1 M_U3 N_0002 vb 0 0 nm L=5u W=12u M=4 M_M2 vo1 N_0003 vdd vdd pm L=2u W=12u M=2,存在文件 中,Hspice执行网表,Ota simulation.prot.lib LIB_PATHcsmc.lib tt.unprot.option post probe.probe ac v(vo1)v(vo)vp(vo).op*.dc v_vdc 2.48 2.5 0.0001*.trans 10ns 200ns 20ns 0.1ns.ac dec 10 1k 100meg$sweep rzv
4、 0 2k 0.2k.para rzv=1k ccv=1p clv=1p.inc NETLIST_PATH.end,工作点分析,Ota simulation.prot.lib LIB_PATHcsmc.lib tt.unprot*.option post probe*.probe ac v(vo1)v(vo)vp(vo).op*.dc v_vdc 2.48 2.5 0.0001*.trans 10ns 200ns 20ns 0.1ns*.ac dec 10 1k 100meg$sweep rzv 0 2k 0.2k.para rzv=1k ccv=1p clv=1p.inc NETLIST_P
5、ATH.end,工作点分析,浏览并分析.lis文件的内容.prot与.unprot使用将使得其中的内容不在.lis中出现用oper查找，即可找到operating point information这一段，可看到电路各节点的电压、各元件的工作状态注意此时vo=4.8916对于提供电源的电压源v_vp，注意其功耗就是电路功耗，因此可查得电路功耗为2.47mW对于MOS管，注意各参量的含义：region、id、vgs、vds、vth、vdsat、gm、gmb、gds可查得流过M_U3的偏置电流为149.8uA，并注意到M_M3的region为Linear,直流扫描,Ota simulation.p
6、rot.lib LIB_PATHcsmc.lib tt.unprot.option post probe.probe dc v(vo1)v(vo).op.dc v_vdc 2.45 2.55 0.001*.trans 10ns 200ns 20ns 0.1ns*.ac dec 10 1k 100meg$sweep rzv 0 2k 0.2k.para rzv=1k ccv=1p clv=1p.inc NETLIST_PATH.end,粗扫,直流扫描,vo,vo1,dvo,对vo求导小信号增益Gain=d(vo)/d(v_vdc),确定精扫扫描范围,直流扫描,直流扫描,Ota simulatio
7、n.prot.lib LIB_PATHcsmc.lib tt.unprot.option post probe.probe dc v(vo1)v(vo).op.dc v_vdc 2.48 2.495 0.0001*.trans 10ns 200ns 20ns 0.1ns*.ac dec 10 1k 100meg$sweep rzv 0 2k 0.2k.para rzv=1k ccv=1p clv=1p.inc NETLIST_PATH.end,精扫,直流扫描,对于增益要求G0，存在对应的输出swing range，若用小信号增益gainG0作为swing range，则一定满足增益要求例如G0
8、=500，则根据下图其swing range(0.485,4.29),若取输出中心电压为vdd/2，而令vo=vdd/2时，可测得此时v_dc=2.4876V故ota的系统失调：Vos=12.4mV,nonlinear,Small-signal gain,交流扫描,Ota simulation.prot.lib LIB_PATHcsmc.lib tt.unprot.option post probe.probe ac v(vo1)v(vo)vp(vo).op*.dc v_vdc 2.48 2.495 0.0001*.trans 10ns 200ns 20ns 0.1ns.ac dec 10 1
9、k 200meg$sweep rzv 0 2k 0.2k.para rzv=0 ccv=1p clv=1p.inc NETLIST_PATH.end,表示没有补偿电阻Rz,将中的v_vdc值设为：V_Vdc vip 0 2.4876V,交流扫描,GBW=99.8MHz相位裕度34.6度,直流small-signal gain,交流扫描,单位增益带宽 GBW gm1/(Cc+CGD3)主极点 p1 1/Ro1gm3Ro(Cc+CGD3)第二极点 p2 gm3/(CL+Co)零点 z 1/(Cc+CGD3)(gm3-1-Rz)查看.lis文件 可知gm3 2m gm1 0.83m,由于零点的作用，
10、相位裕度从60多度减小至39度！,gm1为输入管M_U1的跨导gm3为第二级输入管M_M3的跨导,交流扫描,Ota simulation.prot.lib LIB_PATHcsmc.lib tt.unprot.option post probe.probe ac v(vo1)v(vo)vp(vo).op*.dc v_vdc 2.48 2.495 0.0001*.trans 10ns 200ns 20ns 0.1ns.ac dec 10 1k 500meg sweep ccv 0 5p 1p.para rzv=0 ccv=1p clv=1p.inc NETLIST_PATH.end,分析mill
11、er补偿效应,交流扫描,增加Cc，p1 向下移动，GBW减小相位裕度增加,增加Cc到5p时，相位裕度增加到约59度，而GBW已经减小到24.8MHz!,FOM=GBW*CL/Ib,No!,交流扫描,Ota simulation.prot.lib LIB_PATHcsmc.lib tt.unprot.option post probe.probe ac v(vo1)v(vo)vp(vo).op*.dc v_vdc 2.48 2.495 0.0001*.trans 10ns 200ns 20ns 0.1ns.ac dec 10 1k 500meg sweep rzv 0 2k 0.2k.para
12、rzv=0 ccv=1p clv=1p.inc NETLIST_PATH.end,分析零极点抵消效果,加Rz，可减弱零点的作用，提高相位裕度；当达到零极点抵消时，应满足：Rz(CL+Cc)/(gm3Cc)得出 Rz 1k,交流扫描,Rz增加到0.6k时，相位裕度增加到约55度，GBW约76MHz,Rz增加到1k时，相位裕度增加到约67度，GBW约103MHz,Rz继续增加会出现什么情况？Rz应如何取值？,？,噪声分析,Ota simulation.prot.lib LIB_PATHcsmc.lib tt.unprot.option post probe.probe ac v(vo1)v(vo)
13、vp(vo).op*.dc v_vdc 2.48 2.495 0.0001*.trans 10ns 200ns 20ns 0.1ns.ac dec 10 1k 500meg$sweep rzv 0 2k 0.2k.noise v(vo)v_vac 10.para rzv=1k ccv=1p clv=1p.inc NETLIST_PATH.end,分析热噪声,噪声分析,.lis文件中会给出每一个频率采样点上的噪声频谱密度，以及从开始频率到该频率点的等效噪声电压等找到如下一段：*the results of the sqrt of integral(v*2/freq)from fstart upt
14、o 100.0000 x hz.using more freq points results in more accurate total noise values.*total output noise voltage=2.5009m volts*total equivalent input noise=64.7944u 注意.lis文件中各个MOS元件的噪声大小对比，并根据电路图进行对应的分析,还可以改变Cc的值，来看总的等效输入噪声有什么变化,随机失调分析,系统失调之外的失调主要来源：输入差分对u1和u2、电流镜m1和m2的失配U1,u2电压失调为：M1,m2带来的失调为：,Vt,W为元
15、件间的阈值电压和跨导之差,失调分析,晶体管随机失配在良好的版图设计条件下阈值电压(mV)栅宽(u)均与栅面积的平方根成反比,NMOS:tox=1.25e-08+toxnPMOS:tox=1.3e-08+toxptoxn,toxp的值与model的corner有关，在tt情况下，toxn=toxp=0,根据类似工艺的一个估计值,tox的单位为e-10,在MOS晶体管的参数中考虑失配例：原有的 W=12u,M=2 修改为W=12u+12u*0.04u*alfa/sqrt(2*12um*5um)M=2 delvto=12.5n*alfa/sqrt(2*12um*5um)这里alfa为(0,1)高斯分
16、布变量依次将网表的内容按照上面的方法修改,失调分析,失调分布分析,Ota simulation.prot.lib LIB_PATHcsmc.lib tt.unprot.option post probe.probe dc v(vo1)v(vo).op.dc v_vdc 2.45 2.51 0.0001 sweep monte=30*.trans 10ns 200ns 20ns 0.1ns*.ac dec 10 1k 500meg$sweep ccv 0 5p 1p*.noise v(vo)v_vac 20.para rzv=1k ccv=1p clv=1p alfa=agauss(0,3,3)
17、.inc NETLIST_PATH.end,用monte-carlo仿真来分析失配导致的失调分布,失调分布分析,30次monte-carlo仿真结果,由此可见ota的失调分布可达(-10mV10mV),可增大晶体管来减小Vos，但是会带来速度问题,压摆率分析,在输入端输入一个较大的脉冲信号，以观察输出端的电压摆率,在中将V_vac的定义换成：V_vpulse vin 0 PULSE 2 3 20ns 0.1n 0.1n 100n 200n,压摆率分析,Ota simulation.prot.lib LIB_PATHcsmc.lib tt.unprot.option post probe.pro
18、be tran v(vo1)v(vo).op*.dc v_vdc 2.45 2.51 0.001 sweep monte=30.trans 0.1ns 1000ns*.ac dec 10 1k 500meg$sweep ccv 0 5p 1p*.noise v(vo)v_vac 20.para rzv=1k ccv=1p clv=1p$alfa=agauss(0,3,3).inc NETLIST_PATH.end,用瞬态仿真来分析ota输出slew rate,压摆率分析,压摆率仿真结果,由右图可测得ota的上升和下降压摆率分别为146V/us和132V/us,Problem:在电路图中如何分析
19、上升和下降压摆率？将结果与仿真结果进行对比,模型corner仿真,在中将V_vpulse的定义换回来：V_Vac vin 0 DC 2.5V AC 1V 0,模型corner仿真,Ota simulation.prot.lib LIB_PATHcsmc.lib tt.unprot.option post probe.probe dc v(vo).op.dc v_vdc 2.45 2.51 0.0001$sweep monte=30*.trans 0.1ns 1000ns*.ac dec 10 1k 500meg$sweep ccv 0 5p 1p*.noise v(vo)v_vac 20.pa
20、ra rzv=1k ccv=1p clv=1p$alfa=agauss(0,3,3).inc NETLIST_PATH.end,做DC扫描，分析各种corner下的增益和失调的变化,模型corner仿真,在.end前插入.alter语句，如下：Ota simulation.alter.lib LIB_PATHcsmc.lib ff.alter.lib LIB_PATHcsmc.lib fs.alter.lib LIB_PATHcsmc.lib sf.alter.lib LIB_PATHcsmc.lib ss.end,模型corner仿真,tt,tt,ff,ff,fs,fs,sf,sf,ss,s
21、s,Ff时增益最小，ss时增益最大，查看csmc.lib，对这种现象给出解释,Vo=vdd/2分别对应于V_vdc为：2.48762.48142.48612.48812.4912,模型corner仿真,Ota simulation.prot.lib LIB_PATHcsmc.lib tt.unprot.option post probe.probe ac v(vo)vp(vo).op*.dc v_vdc 2.45 2.51 0.0001$sweep monte=30*.trans 0.1ns 1000ns.ac dec 10 1k 500meg$sweep ccv 0 5p 1p*.noise
22、 v(vo)v_vac 20.para rzv=1k ccv=1p clv=1p$alfa=agauss(0,3,3).inc NETLIST_PATH.end,知道了各种corner下的失调后，就可以设置V_vdc做AC扫描，分析各种corner下的增益和GBW的变化,模型corner仿真,.alterV_Vdc vip 0 2.4814V.lib f:spiceuserlibcsmc.lib ff.alterV_Vdc vip 0 2.4861V.lib f:spiceuserlibcsmc.lib fs.alterV_Vdc vip 0 2.4881V.lib f:spiceuserli
23、bcsmc.lib sf.alterV_Vdc vip 0 2.4912V.lib f:spiceuserlibcsmc.lib ss.end,对于各种corner加入了对应的V_vdc定义,模型corner仿真,ff,ss,模型corner仿真,ff,ss,ff,ss,模型corner仿真,由仿真结果可测得：,温度分析,Ota simulation.prot.lib LIB_PATHcsmc.lib tt.unprot.option post probe.probe dc v(vo).op.dc v_vdc 2.45 2.51 0.0001 sweep temp 0 100 20*.tran
24、s 0.1ns 1000ns*.ac dec 10 1k 500meg$sweep ccv 0 5p 1p*.noise v(vo)v_vac 20.para rzv=1k ccv=1p clv=1p$alfa=agauss(0,3,3).inc NETLIST_PATH.end,做温度扫描，分析各种温度下增益和失调的变化,温度分析,温度变化对系统失调和增益的影响,0,0,100,100,Vo=vdd/2分别对应于V_vdc为：2.48822.48772.48732.48682.48632.4858,温度分析,Ota simulation.prot.lib LIB_PATHcsmc.lib t
25、t.unprot.option post probe.probe ac v(vo)vp(vo).temp 0*.dc v_vdc 2.45 2.51 0.0001$sweep monte=30*.trans 0.1ns 1000ns.ac dec 10 1k 500meg$sweep ccv 0 5p 1p*.noise v(vo)v_vac 20.para rzv=1k ccv=1p clv=1p$alfa=agauss(0,3,3).inc NETLIST_PATH.end,知道了各种温度的失调后，就可以设置V_vdc做AC扫描，分析各种温度下的增益和GBW的变化,插入下一页内容,将中的V
26、_vdc定义改为：V_vdc vip 0 2.4882V,温度分析,.alter.temp 20V_Vdc vip 0 2.4877V.alter.temp 40V_Vdc vip 0 2.4873V.alter.temp 60V_Vdc vip 0 2.4868V.alter.temp 80V_Vdc vip 0 2.4863V.alter.temp 100V_Vdc vip 0 2.4858V.end,对于各种温度加入了对应的V_vdc定义,温度分析,不同温度下的AC分析结果,100,0,温度分析,不同温度下的AC分析结果,100,0,温度分析,由仿真结果可测得：,温度升高性能变差！,PS
27、RR与CMRR,本讲作业1：对该OTA电路进行SPICE仿真，求PSRR与CMRR,完整的corner分析,4X2X2X2X2=64种组合,1）根据实际工作环境与要求，确定corner条件；2）对所有corner进行电路指标分析；3）若均满足要求，则认为设计达到要求,example,典型情况分析,1）Worst Case:High Vdd,Low Temp.,Fast Corner；2）Best Case:Low Vdd,High Temp.,Slow Corner；3）Typical Case:Normal Vdd,Temp,and Typical MosT;,对于某些应用，比如逻辑路径的延
28、迟，可用几个典型的Case来快速确定；,第二部分跨导运放设计实例,Specifications,CSMC 0.6um DPDM CMOS ProcessGBW 100MHz,PM 60 when CL=2pF(Including common-mode feedback caps)DC Gain 80dBOutput swing 4V(differential)Full differential architectureLow Power(Large FOM)Power Supply:5V,Design flow,MOST parameters of the specified process
29、Deciding the optimal structureMain stage circuit designBias designCommon-mode feedback designLayout design and verificationLPE&Post-sim,MOST parameters,u?Cox?Find out un,up,toxn and toxp from model libraryK?,si:,wi:,MOST parameters,u?Cox?Find out un,up,toxn and toxp from model libraryK?,VEn=5V/um VE
30、p=3V/um,?,Equations to remember,VE为工艺参数,Strong inversion,VEn=5V/um VEp=3V/um,Av:10100 fT:2.0G,4.5G for P,NMOS,Mostly used amplifiers,Example2:2-stage cascode OTA,Output swing?,Bias?,1:B?,Simulation circuit for otas main stage,Step 1:确定B,L4=1u,Step 2:确定输入MOST,M1=4 L1=0.6u W1=9u,Step3:确定cascode MOST,1
31、60.6u9u,160.8u9u,Step4:确定电流镜 MOST,81.2u9u,80.8u9u,Step5:仿真验证GBW,PM,GBW，PM均达到设计要求！,Step6:增益与摆幅,Vdd=4.5和5.5两种情况下分别做上面定义的8个corner的仿真，总计16个corner,Vdd=5.5,Vdd=4.5,?,1,3,2,4,Step7:改善低输出电平下的增益,Step7的仿真结果,Vdd=4.5和5.5两种情况下分别做上面定义的8个corner的仿真，总计16个corner,Vdd=4.5,?,1,3,2,4,Step8:改善高输出电平下的增益,160.8u9u,240.8u9u,S
32、tep8的仿真结果,Vdd=4.5和5.5两种情况下分别做上面定义的8个corner的仿真，总计16个corner,满足增益80dB的输出共模范围约为(1.093.32)V,1,3,2,4,Step9:再验证GBW,PM,GBW，PM均达到设计要求！,FOM?,WORST CASE:GBW=115MHzFOM 418 Beautiful!,Step10:设计晶体管级偏置电路,P1P2P3,N3N2N1,优点：仅用两个支路就可得到6个偏置电压，偏置电路功耗低缺点：不能在低电源电压下工作本设计的最低电源电压为4.5V，因此可用该电路来降低功耗,Step10 的仿真结果,满足增益80dB的输出共模范
33、围约为(1.123.31)V,1,3,2,4,Step11:设计共模反馈电路,优点：不限制差模output swing;单相时钟，电路简单缺点：OTA须有复位相，不能连续工作本设计中OTA只在放大相工作，在采样相可处于复位状态,总的OTA电路,设计总结,熟悉所用工艺的参数记住基本设计公式，理解其所描述的各参量的关系必要的计算与经验性的合理估计，可优化设计起点、减少设计迭代基本设计公式提供了设计调整的方向仿真是验证而非创造想法的手段在一定的专家数据库的支持下,运放的自动综合是可实现的,Step 12:加偏置解藕电容,作用：稳定偏置电压；限制噪声带宽。方法：为PMOS端偏置加PMOS CAP，为NMOS端偏置加NMOS CAP，不可加反；大小：没有特定要求，尽量在版图空余处添加,Step 13:加dummy管,这一步在版图设计时根据具体情况而定，记住在版图添加dummy管后及时反标于电路图对象为有匹配要求的晶体管对，包括输入差分对，电流镜Cascode管对电流影响小，故可不加dummy,设计作业,一、以相同的SPEC设计一个两级OTA二、设计该OTA的版图,The end,
