《数字电路与逻辑设计 第3章ppt课件.ppt》由会员分享，可在线阅读，更多相关《数字电路与逻辑设计 第3章ppt课件.ppt（95页珍藏版）》请在三一办公上搜索。
1、了解小规模集成器件的组合逻辑电路分析和设计的方法。掌握中规模集成器件:译码器、数据选择器等的逻辑功能及控制管脚的意义。理解上述中规模集成器件的逻辑表达式。,第 3 章 组合逻辑电路,了解各种集成器件功能扩展的方法及管脚连线。熟练掌握采用中规模集成器件实现组合逻辑函数的分析和设计方法。,组合逻辑电路：任何时候的输出仅仅取决于该时刻的输入，而与电路原来的状态没有任何关系。输出状态随着输入信号的改变而改变。,3.1小规模组合逻辑电路的分析,分析过程一般按下列步骤进行：根据给定的逻辑电路，从输入端开始，逐级推导出输出端的逻辑函数表达式。根据输出函数表达式列出真值表。确定电路的逻辑功能。,【例3-1】分
2、析图所示电路，指出该电路的逻辑功能。,解：写出函数表达式。,列真值表。(Ai+Bi+Ci),半加器真值表,半加器,一位全减器真值表(A-B-D),3.2 小规模组合逻辑电路的设计,逻辑抽象。确定输入、输出变量；然后确定输入、输出变量中0、1 的具体含义；最后根据输出与输入之间的逻辑关系列出真值表。根据真值表写出K图。每个输出变量分别与一个K图相对应。,将卡洛图化简，得到最简逻辑函数表达式。根据逻辑函数表达式及选用的逻辑器件画出逻辑电路图。,【例】用门电路设计一个将8421 BCD码转换为余3码的变换电路。解：分析题意，列真值表和卡诺图。,写出输出函数表达式。,画逻辑电路。,【例】设计一个一位全
3、减器。列真值表 全减器有三个输入变量：被减数An、减数Bn、低位向本位的借位Cn；有两个输出变量：本位差Dn、本位向高位的借位C n+1,减器真值表,全减器框图及K图(a)框图;(b)Cn+1；(c)Dn,选器件。写逻辑函数式。首先画出Cn+1和Dn的K图，然后根据选用的三种器件将Cn+1、Dn分别化简为相应的函数式。,当用异或门实现电路时，写出相应的函数式为,其中 为Dn和Cn+1的公共项。,画出逻辑电路。,图 全减器逻辑图,3.3 常用MSI组合逻辑器件及应用,3.3.1 编码器 将不同输入信号用二进制代码来表示的过程称为编码。实现编码操作的电路就是编码器。优先编码器允许多个输入信号同时有
4、效，但它只对优先级别最高的有效输入信号编码，对级别较低的输入信号不予理睬。常用的MSI优先编码器为74148。,74HC148的功能表,输入低电平有效，低电平为有效信号；输出低电有效，反码输出。,74HC149-八线-八线优先权编码器。,不带编码器和译码器的MCU应用电路,带编码器的MCU应用电路,0,0,0,通过MCU键盘中断功能读取编码，然后查表执行相应按键服务程序,3.3.2 译码器,将二进制代码转换成不同的输出信号的过程称为译码。常用的MSI译码器为74HC138(38Line Decoder)。,输出低电有效，低电平为有效输出。,38译码器功能波形图,ABC,带译码器的MCU应用电路
5、,0,0,0,放大电路驱动负载工作。,如果用 表示i端的输出，38译码器出函数,可见，当使能端有效时，每个输出端函数正好等于其对应输入变量(地址输入端)最小项的非或最大项。,例 用一片38译码器实现函数：,解：令函数的输入变量ABC=A2A1A0，然后将F1、F2变换为译码器输出的形式：,0 0 0,1,1 0 0,1,1 1 1,1,0 0 1,0,2.显示译码器 显示译码器是用来驱动数码管显示数字或字符的MSI部件。BCD七段译码器可以将输入的8421BCD码，转换为不同的7段代码。数码管7个输入极ag由相应的七段代码来驱动。这样可以将BCD码以十进制数显示出来。,数字显示译码器与数码管,
6、LED数码管的结构,八段LED数码管段代码编码表(连线不同可有多种表):,公共阳极,h g f e d c b a,a,b,c,d,g,e,f,h,公共阴极,h g f e d c b a,a,b,c,d,g,e,f,h,h g f a,h g f a,高电平点亮,低电平点亮,接高电平,接地,4.3.3 数据选择器(Data selector/multiplexer),数据选择器在地址输入代码的控制下，将该地址对应的某路数据输出。,8选1MUX逻辑符号,数据选择器在多路数据采集系统中的应用,1100100101,FreeScale 68HC系列单片机ADC10逻辑图,时钟源的选择,端口的选择,
7、151的逻辑表达式,mi是地址输入代码所对应的最小项，称地址最小项。,151的卡洛图,例：分析下列电路，写出该电路的逻辑表达式，列出真值表，说明该电路的逻辑功能,输入组合中1个数为奇数输出1，偶数输出0，该电路是奇偶校验电路,计算机异步通信的常用数据格式,1,1,0,1,0,1,1,1,1,1,0,0,0,1,1,0,3.3.4 数值比较器(comparator)用来比较两个二进制数字的大小的MSI器件。,2.比较器的级联,比较两个七位二进制数的大小电路,4.3.5 加法器(adder),用来实现两个多位二进制数的加法或减法运算。,两片加法器的级联以实现八位二进制数加法。,例试采用四位加法器完
8、成余3码到8421 BCD码的转换。,对于含有地址输入端的MSI器件级联实现功能扩展。往往将高位地址作为控制信号，而每片的地址输入相同。对于多片比较器和全加器的级联，将低位输出连接高位级联输入。从而进行多位二进制数的比较、求和。,3.4 中规模集成器件实现组合逻辑函数的分析和设计,1 采用数据选择器和附加逻辑门实现单输出函数。2 采用译码器和附加逻辑门实现多输出逻辑函数。3 采用全加器实现输入信号的加减。,1 采用数据选择器实现单输出函数,对于n个地址输入端的MUX，其表达式为,而任何一个具有l个输入变量的逻辑函数都可以用最小项之和来表示：,试问：当满足什么条件时，下式成立？,1)ln的情况将
9、函数的输入变量A、B、C、依次接到MUX的地址输入端（AnA0），逻辑函数最小项与MUX地址最小项等价。最小项所对应的数据输入端为1，其余为0。,【例】试用8选1MUX实现逻辑函数：,解：,采用8选1 MUX,A2=A，A1=B，A0=C，D1=D2=D3=D4=D5=D7=1，D0=D6=0。,采用数据选择器实现单输出函数，也可以通过卡洛图等价实现。,A2=A A1=B A0=CD1=D2=D3=D4=D5=D7=1，D0=D6=0。,思考：如何用151实现？,A0=B,A1=A,A2=0D0=D3=D4=D5=D6=D7=0，D1=D2=1。,2)ln的情况 如果从l个输入变量中选择n个直
10、接作为MUX的地址输入，那么多余的(l-n)个变量就只能链接到MUX的数据输入端。即Di是多余输入变量的函数简称余函数。确定余函数Di可以采用降维卡洛图法。,n变量的逻辑函数，可以用n维K图表示（其中变量数成为该K图的维数）。如果把某些变量作为函数结果，则会减小卡洛图的维数。这种K图称为降维K图。降维K图内小方格中的那些变量称为记图变量。降维后，小方格数目比降维前少一半。但降维前后K图是等价的。,降维实质是两格合并成一格，但仍是等价的。原来两个方格的取值和记图变量取值共同决定降维卡诺图对应方格的取值。,将记图变量的原变量与反变量分别与降维前K图中所对应的小方格中的值相与得到两个与项。在将这两个
11、与项相或再填入降维后对应的小方格中，就得到降维K图。如果函数的降维K图的维数与数据选择器的地址数相同，根据K图等价方法也可以确定余函数。,例 试用8选1MUX实现逻辑函数：,解：将D作为记图变量。,D,D,1,1,0,0,D0=D7=,D1=D5=0,D2=D6=1,D3=D4=D,选择A2A1A0=ABC,思考：如将A作为记图变量,结果应该怎样？,1,0,0,1,A,A,0,0,1,1,A,A,A,0,0,A,1,1,例 试用4选1MUX实现三变量函数：,解：首先选择地址输入，令A1A0=AB，则多余输入变量为C。将C作为记图变量。求降维K图。,将F与Y对照，确定余函数。,1 指定用降维法，
12、选用一片8选一数据选择器和必要的门电路实现逻辑函数F，画出逻辑图，A为记图变量。,课后练习：,D0=D2=D4=A,D1=D3=D5=,D6=D7=1,选择A2A1A0=CDB,2 用一片八选一数据选择器和最少的门电路设计实现一个多功能电路。功能如图所示。（选A为记图变量）,1,A,0,A,0,1,A2=M1 A1=M2 A0=BD0=D2=,D3=D5=A,D1=D7=1，D4=D6=0。,3 分析图示电路，写出电路输出H和G的逻辑函数表达式，列出真值表，并说明电路的逻辑功能。,4.8选一的逻辑表达式是什么？根据下列电路写出该电路的逻辑表达式，并化简为最简与或式。,5 用38译码器74LS1
13、38和与非门实现下列函数，并画出逻辑图和输出波形。,课后练习：例31-14，10，12题除外。,组合逻辑电路中的竞争与冒险,图 4 38 竞争与冒险现象示例1,这就是由竞争所造成的错误输出，这种宽度很窄的脉冲，人们形象地称其为毛刺(图中波形忽略了信号的前后沿，并假定各门的延迟时间均为tpd)。这种负向毛刺也称为0型冒险；反之，若出现正向毛刺称1型冒险。又如图4-39所示情况，加到同一门电路的两输入信号同时向相反方向变化，由于过渡过程不同也会出现竞争，也有可能在输出端出现毛刺(图中未考虑门的延迟时间)。这种由于多个输入变量同时变化引起的冒险称为功能冒险。,图 4 39 竞争与冒险现象示例2,竞争
14、是经常发生的，但不一定都会产生毛刺。如图4-38(b)中A由0变1时也有竞争，却未产生毛刺，所以竞争不一定造成危害。但一旦出现了毛刺，若下级负载对毛刺敏感，则毛刺将使负载电路发生误动作。,2.竞争与冒险的识别 代数法。当函数表达式在一定条件下可以简化成F=X+X，或F=XX的形式时，X的变化可能引起冒险现象。K图法。如果两卡诺圈相切，而相切处又未被其它卡诺圈包围，则可能发生冒险现象。如图4-40所示电路，其K图示于图4-40(a)，该图上两卡诺圈相切，当输入变量ABC由111变为011时，,实验法。两个以上的输入变量同时变化引起的功能冒险难以用上述方法判断。因而发现冒险现象最有效的方法是实验。
15、利用示波器仔细观察在输入信号各种变化情况下的输出信号，发现毛刺则分析原因并加以消除，这是经常采用的办法。,图 4 40 用K图识别和消除逻辑冒险,3.冒险现象的消除 当电路中存在冒险现象时，必须设法消除它，否则会导致错误结果。消除冒险现象通常有如下方法：加滤波电路，消除毛刺的影响。毛刺很窄，其宽度可以和门的传输时间相比拟，因此常在输出端并联滤波电容C，或在本级输出端与下级输入端之间，串接一个如图4-41所示的积分电路来消除其影响。但C或R、C的引入会使输出波形边沿变斜，故参数要选择合适，一般由实验确定。,图 4 41 加滤波电路排除冒险,加选通信号，避开毛刺。毛刺仅发生在输入信号变化的瞬间，因
16、此在这段时间内先将门封住，待电路进入稳态后，再加选通脉冲选取输出结果。该方法简单易行，但选通信号的作用时间和极性等一定要合适。例如，像图4-42所示的那样，在组合电路中的输出门的一个输入端，加入一个选通信号，即可有效地消除任何冒险现象的影响。如图4-42所示电路中，尽管可能有冒险发生，但是输出端却不会反映出来，因为当险象发生时，选通信号的低电平将输出门封锁了。,图 4 42 避开冒险的一种方法,增加冗余项消除逻辑冒险。例如，对于图4-40所示电路，只要在其K图上两卡诺圈相切处加一个卡诺圈(示于图4-40(b)就可消除逻辑冒险。这样，函数表达式变为,即增加了一个冗余项。冗余项是简化函数时应舍弃的多余项，但为了电路工作可靠又需加上它。可见，最简化设计不一定都是最佳的。以上三种方法各有特点。增加冗余项适用范围有限；加滤波电容是实验调试阶段常采取的应急措施；加选通脉冲则是行之有效的方法。目前许多MSI器件都备有使能(选通控制)端，为加选通信号消除毛刺提供了方便。,
