数电PPT电子教案第八章可编程逻辑器件与VHDL语言(简介).ppt

上传人:仙人指路1688 文档编号:2283226 上传时间:2023-02-09 格式:PPT 页数:10 大小:172KB
返回 下载 相关 举报
数电PPT电子教案第八章可编程逻辑器件与VHDL语言(简介).ppt_第1页
第1页 / 共10页
数电PPT电子教案第八章可编程逻辑器件与VHDL语言(简介).ppt_第2页
第2页 / 共10页
数电PPT电子教案第八章可编程逻辑器件与VHDL语言(简介).ppt_第3页
第3页 / 共10页
数电PPT电子教案第八章可编程逻辑器件与VHDL语言(简介).ppt_第4页
第4页 / 共10页
数电PPT电子教案第八章可编程逻辑器件与VHDL语言(简介).ppt_第5页
第5页 / 共10页
点击查看更多>>
资源描述

《数电PPT电子教案第八章可编程逻辑器件与VHDL语言(简介).ppt》由会员分享,可在线阅读,更多相关《数电PPT电子教案第八章可编程逻辑器件与VHDL语言(简介).ppt(10页珍藏版)》请在三一办公上搜索。

1、第八章 可编程逻辑器件与VHDL语言,第一节 可编程逻辑器件概述第二节 可编程逻辑器件第三节 硬件描述语言VHDL的基本语法第四节 基本的VHDL的并行语句和串行语句第五节 基本硬件电路模块的VHDL模型,22,在数字电子系统领域,存在三种基本的器件类型:存储器、微处理器和逻辑器件。存储器用来存储二进制信息,如数据表或数据库的内容。微处理器执行软件指令来完成范围广泛的任务,如运行字处理程序或视频游戏。逻辑器件提供特定的功能,包括器件与器件间的接口、数据通信、信号处理、数据显示、定时和控制操作、以及系统运行所需要的所有其它功能。,第一节 可编程逻辑器件概述,22,逻辑器件可分为两大类:固定逻辑器

2、件和可编程逻辑器件。固定逻辑器件中的电路是永久性的,它们完成一种或一组功能,一旦制造完成,就无法改变。可编程逻辑器件(PLD)是能够为用户提供范围更广泛的多种逻辑功能,它是一种软硬件相结合的技术。通过软件程序来支持硬件电路,从而完成许多种不同的功能。,第一节 可编程逻辑器件概述,22,第一节 可编程逻辑器件概述,一、可编程逻辑器件的发展历史PROM/PLA PAL GAL FPGA/EPLD ISP(CPLD)SOC二、可编程逻辑器件的分类(一)按集成度分类1.低密度可编程逻辑器件LDPLD(Low Density PLD)2.高密度可编程逻辑器件HDPLD(High Density PLD)

3、,22,(二)按基本结构分类1.PLD器件:基本结构为与-或阵列2.FPGA器件:基本结构为门阵列(三)按编程工艺分类1熔丝(Fuse)或反熔丝(Anti-Fuse)编程工艺 的器件2UVEPROM编程工艺的器件3EEPROM编程工艺的器件4FLASH(闪速存储器)编程工艺的器件5SRAM编程工艺的器件(四)按照制造工艺:还可分为双极型和MOS型(五)其它分类方法:简单可编程SPLD和复杂可编 程CPLD,22,三、可编程逻辑器件中信号连接关系的表示和门电路的惯用画法,连接方法,门电路的惯用画法,互补输出缓冲器,三态输出缓冲器,22,四、与-或阵列图:用多个与门和或门构成的一种阵列结构,简化形

4、式,22,第二节 可编程逻辑器件,22,可编程逻辑器件的两种类型是现场可编程门阵列(FPGA)和复杂可编程逻辑器件(CPLD)。FPGA提供了最高的逻辑密度、最丰富的特性和最高的性能。现在最新的FPGA器件,如Xilinx Virtex 系列中的部分器件,可提供八百万“系统门”(相对逻辑密度)。FPGA应用范围比较广泛,从数据处理和存储直到仪器仪表、电信和数字信号处理等。CPLD提供的逻辑资源少得多,最高约1万门。但是CPLD提供了非常好的可预测性,因此对于关键的控制应用非常理想。而且CPLD器件需要的功耗极低,并且价格低廉,从而使其对于成本敏感的、电池供电的便携式应用(如移动电话和数字手持助

5、理)非常理想。,第三节 硬件描述语言VHDL,软件环境:Altera公司的MAXPlus和Quartus II开发环境;Xilinx 公司的ISE10.1 开发环境。硬件描述语言(Hardware Description Language,HDL)是硬件设计者和电子设计自动(Electronic Design Automation,EDA)工具之间的界面。设计者使用HDL来描述自己的设计方案(或设计要求、设计意图),并把这个描述告诉EDA工具,最后在EDA工具的帮助下进行详细设计和验证。成为IEEE标准的两种HDL:1VHDL:主要用于设计数字电路 Very High Speed Integrated Circuit HDL 2Verilog-HDL:有模拟电路设计的能力,22,第五节 基本硬件电路模块的VHDL模型,二输入与门的VHDL描述 ENTITY and2_gate IS PORT(a,b:IN Bit;y:OUT Bit);END and2_gate;ARCHITECTURE basic OF and2_gate IS BEGIN PROCESS(a,b)BEGIN y=a AND b;END PROCESS and2_behavior;END basic;,22,

展开阅读全文
相关资源
猜你喜欢
相关搜索
资源标签

当前位置:首页 > 建筑/施工/环境 > 项目建议


备案号:宁ICP备20000045号-2

经营许可证:宁B2-20210002

宁公网安备 64010402000987号