《门电路与可编程逻辑器.ppt》由会员分享，可在线阅读，更多相关《门电路与可编程逻辑器.ppt（87页珍藏版）》请在三一办公上搜索。
1、第5章门电路与可编程逻辑器件,概述,逻辑门电路,可编程逻辑器件,CPLD/FPGA的基本结构,VHDL描述逻辑门电路,本章小结,TTL 即 Transistor-Transistor Logic,CMOS 即 Complementary Metal-Oxide-Semiconductor,一、门电路的作用和常用类型,按功能特点不同分,按逻辑功能不同分,按电路结构不同分,输入端和输出端都用三极管的逻辑门电路。,用互补对称 MOS 管构成的逻辑门电路。,二、高电平和低电平的含义,高电平和低电平为某规定范围的电位值，而非一固定值。,高电平信号是多大的信号？低电平信号又是多大的信号？,由门电路种类等决
2、定,自20世纪60年代以来，数字集成电路已经历了从SSI、MSI、LSI到VLSI的发展过程。数字集成电路按照芯片设计方法的不同大致可以分为三类：通用型中、小规模集成电路；用软件组态的大规模、超大规模集成电路，如微处理器、单片机等；专用集成电路ASIC。为用户需要而设计的LSI或VLSI电路。可以通过VHDL硬件描述语言和专门的开发平台，将LSI或VLSI电路下载写入到PLD可编程逻辑器件上，构成单片数字集成系统或专用数字集成电路ASIC。能完成这种功能的器件就是PLD可编程逻辑器件。,三、可编程逻辑器件,5.2.1 TTL 门电路的工作原理,一、典型 TTL 与非门电路（CT54/74S系列
3、为例）,除V4外，采用了抗饱和三极管，用以提高门电路工作速度。V4不会工作于饱和状态，因此用普通三极管。,输入级主要由多发射极管 V1 和基极电阻 R1 组成，用以实现输入变量 A、B、C 的与运算。VD1 VD3 为输入钳位二极管，用以抑制输入端出现的负极性干扰。正常信号输入时，VD1 VD3不工作，当输入的负极性干扰电压大于二极管导通电压时，二极管导通，输入端负电压被钳在-0.7 V上，这不但抑制了输入端的负极性干扰，对 V1 还有保护作用。,中间级起倒相放大作用，V2 集电极 C2 和发射极 E2 同时输出两个逻辑电平相反的信号，分别驱动 V3和 V5。RB、RC 和 V6 构成有源泄放
4、电路，用以减小 V5管开关时间，从而提高门电路工作速度。,输出级由 V3、V4、R4、R5和V5组成。其中 V3 和 V4 构成复合管，与 V5 构成推拉式输出结构，提高了负载能力。,VD1 VD3 在正常信号输入时不工作，因此下面的分析中不予考虑。RB、RC 和V6 所构成的有源泄放电路的作用是提高开关速度，它们不影响与非门的逻辑功能，因此下面的工作原理分析中也不予考虑。,因为抗饱和三极管 V1的集电结导通电压为 0.4 V，而 V2、V5 发射结导通电压为 0.7 V，因此要使 V1 集电结和 V2、V5 发射结导通，必须 uB1 1.8 V。,0.3 V3.6 V3.6 V,输入端有一个
5、或数个为 低电平时，输出高电平。,输入低电平端对应的发射结导通，uB1=0.7 V+0.3 V=1 V,V1管其他发射结因反偏而截止。,1 V,这时 V2、V5 截止。,V2 截止使 V1 集电极等效电阻很大，使 IB1 IB1(sat)，V1 深度饱和。,V2 截止使 uC2 VCC=5 V，,5 V,因此，输入有低电平时，输出为高电平。,二、TTL 与非门的工作原理,综上所述,该电路实现了与非逻辑功能,即,3.6 V3.6 V3.6 V,因此，V1 发射结反偏而集电极正偏，称处于倒置放大状态。,1.8 V,这时 V2、V5 饱和。,uC2=UCE2(sat)+uBE5=0.3 V+0.7
6、V=1 V,使 V3 导通，而 V4 截止。,1 V,uY=UCE5(sat)0.3 V 输出为低电平,因此，输入均为高电平时，输出为低电平。,0.3 V,V4 截止使 V5 的等效集电极电阻很大，使 IB5 IB5(sat)，因此 V5 深度饱和。,倒置放大,TTL 电路输入端悬空时相当于输入高电平。,输入均为高电平时，输出低电平,VCC 经 R1 使 V1 集电结和 V2、V5 发射结导通，使uB1=1.8 V。,深,注意,图示电路为两个非门的输出端直接连接的情况。其输出与输入间的关系为,两个逻辑门输出端相连，可以实现两输出相与的功能，称为线与。在用门电路组合各种逻辑电路时，如果能将输出端
7、直接并接，有时能大大简化电路。,前面介绍的推拉式输出结构的TTL门电路是不能将两个门的输出端直接并接的。,三、其他功能的 TTL 门电路,两个与非门输出 直接相连接的情况,如图所示的连接中，如果Y1输出为高电平，Y2输出为低电平，由于推拉式输出级总是呈现低阻抗，因此将会有一个很大的负载电流流过两个输出级，该电流远远超过正常工作电流，甚至会损坏门电路。,为了使TTL门能够实现线与，把输出级改为集电极开路的结构，简称OC门。,使用时需外接上拉电阻 RL,即 Open collector gate，简称 OC 门。,常用的有集电极开路与非门、三态门、或非门、与或非门和异或门等。它们都是在与非门基础上
8、发展出来的，TTL 与非门的上述特性对这些门电路大多适用。,VC 可以等于 VCC也可不等于 VCC,（一）集电极开路与非门,1.电路、逻辑符号和工作原理,输入都为高电平时，V2 和 V5 饱和导通，输出为低电平 UOL 0.3 V。输入有低电平时，V2和 V5 截止，输出为高电平 UOH VC。因此具有与非功能。,工作原理,相当于与门作用。因为 Y1、Y2 中有低电平时，Y 为低电平；只有 Y1、Y2 均为高电平时，Y才为高电平，故 Y=Y1 Y2。,2.应用,(1)实现线与,两个或多个 OC 门的输出端直接相连，相当于将这些输出信号相与，称为线与。,只有 OC 门才能实现线与。普通 TTL
9、 门输出端不能并联，否则可能损坏器件。,注意,(2)驱动显示器和继电器等,例 下图为用 OC 门驱动发光二极管 LED 的显示电路。已知 LED 的正向导通压降 UF=2V，正向工作电流 IF=10 mA，为保证电路正常工作，试确定 RC 的值。,解：为保证电路正常工作，应满足,因此RC=270,分析：该电路只有在 A、B 均为高电平，使输出 uO 为低电平时，LED 才导通发光；否则 LED 中无电流流通，不发光。要使 LED 发光，应满足IRc IF=10 mA。,(3)实现电平转换,TTL 与非门有时需要驱动其他种类门电路，而不同种类门电路的高低电平标准不一样。应用 OC 门就可以适应负
10、载门对电平的要求。,OC 门的 UOL 0.3V，UOH VDD，正好符合 CMOS 电路 UIH VDD，UIL 0的要求。,即 Tri-State Logic 门，简称 TSL 门。其输出有高电平态、低电平态和高阻态三种状态。,0,1,1,0,0.3V,1V,导通,截止,截止,另一方面，V1 导通，uB1=0.3V+0.7V=1V,V2、V5 截止。,这时，从输出端 Y 看进去，对地和对电源 VCC 都相当于开路，输出端呈现高阻态，相当于输出端开路。,1V,导通,截止,截止,Z,这时 VD 导通，使 uC2=0.3 V+0.7 V=1 V，使 V4 截止。,（二）三态输出门,1.电路、逻辑
11、符号和工作原理,工作原理,综上所述，可见：,(二)三态输出门,1.电路、逻辑符号和工作原理,EN 即 Enable,2.应用,(2)构成双向总线,TTL 集成门的类型很多,那么如何识别它们?各类型之间有何异同?如何选用合适的门?,TTL数字集成电路的各种系列和主要参数,1.各系列 TTL 数字集成电路的比较与选用,用于民品,用于军品,具有完全相同的电路结构和电气性能参数，但 CT54 系列更适合在温度条件恶劣、供电电源变化大的环境中工作。,按工作温度和电源允许变化范围不同分为,向高速发展,向低功耗发展,按平均传输延迟时间和平均功耗不同分,向减小功耗-延迟积发展,措施：增大电阻值,措施：(1)采
12、用 SBD 和抗饱和三极管；(2)采用有源泄放电路；(3)减小电路中的电阻值。,其中，LSTTL 系列综合性能优越、品种多、价格便宜；ALSTTL 系列性能优于 LSTTL，但品种少、价格较高，因此实用中多选用 LSTTL。,CT74 系列(即标准 TTL),集成门的选用要点,(1)实际使用中的最高工作频率 fm 应不大于逻辑门最高工作 频率 fmax 的一半。,实物图片,双列直插 14 引脚四 2 输入与非门,2.TTL数字集成电路的主要参数,1.TTL与非门的电压传输特性和噪声容限,输出电压随输入电压变化的特性,uI 较小时工作于AB 段，这时 V2、V5 截止，V3、V4 导通，输出恒为
13、高电平，UOH 3.6V，称与非门工作在截止区或处于关门状态。,uI 较大时工作于 BC 段，这时 V2、V5 工作于放大区，uI 的微小增大引起 uO 急剧下降，称与非门工作在转折区。,uI 很大时工作于 CD 段，这时 V2、V5 饱和，输出恒为低电平，UOL 0.3V，称与非门工作在饱和区或处于开门状态。,下面介绍与电压传输特性有关的主要参数：,有关参数,标准高电平 USH,当 uO USH 时，则认为输出高电平，通常取 USH=3 V。,标准低电平 USL,当 uO USL 时，则认为输出低电平，通常取 USL=0.3 V。,关门电平 UOFF,保证输出不小于标准高电平USH 时,允许
14、的输入低电平的最大值。,开门电平 UON,保证输出不高于标准低电平USL 时,允许的输入高电平的最小值。,阈值电压 UTH,转折区中点对应的输入电压，又称门槛电平。,USH=3V,USL=0.3V,UOFF,UON,UTH,近似分析时认为：uI UTH，则与非门开通，输出低电平UOL；uI UTH，则与非门关闭，输出高电平UOH。,噪声容限越大，抗干扰能力越强。,指输入低电平时，允许的最大正向噪声电压。UNL=UOFF UIL,指输入高电平时，允许的最大负向噪声电压。UNH=UIH UON,输入信号上叠加的噪声电压只要不超过允许值，就不会影响电路的正常逻辑功能，这个允许值称为噪声容限。,2.输
15、入负载特性,ROFF 称关门电阻。RI ROFF 时，相应输入端相当于输入低电平。对 STTL 系列，ROFF 700。,RON 称开门电阻。RI RON 时，相应输入端相当于输入高电平。对 STTL 系列，RON 2.1 k。,不同 TTL 系列，RON、ROFF 不同。,相应输入端相当于输入低电平，也即相当于输入逻辑 0。,逻辑0,因此 Ya 输出恒为高电平 UOH。,相应输入端相当于输入高电平，也即相当于输入逻辑 1。,逻辑1,因此，可画出波形如图所示。,解：图(a)中，RI=300 ROFF 800,图(b)中，RI=5.1 k RON 3 k,3.负载能力,负载电流流入与非门的输出端
16、。,负载电流从与非门的输出端流向外负载。,输入均为高电平,输入有低电平,输出为低电平,输出为高电平,灌电流负载,拉电流负载,不管是灌电流负载还是拉电流负载，负载电流都不能超过其最大允许电流，否则将导致电路不能正常工作，甚至烧坏门电路。,实用中常用扇出系数 NOL 表示电路负载能力。,门电路输出低电平时允许带同类门电路的个数。,推拉输出电路的作用,推拉输出电路的主要作用是提高带负载能力。当电路处于关态时，输出级工作于射极输出状态，呈现低阻抗输出；当电路处于开态时，V5处于饱和状态，输出电阻也很低。因此在稳态时，电路均具有较低的输出阻抗，大大提高了带负载能力。,推拉输出电路和多发射极晶体管大大提高
17、了电路的开关速度。一般TTL与非门的平均延迟时间可以缩短到几十纳秒。,由于三极管存在开关时间，元、器件及连线存在一定的寄生电容，因此输入矩形脉冲时，输出脉冲将延迟一定时间。,4.传输延迟时间,输入电压波形下降沿 0.5 UIm 处到输出电压上升沿 0.5 Uom处间隔的时间称截止延迟时间 tPLH。,输入电压波形上升沿 0.5 UIm 处到输出电压下降沿 0.5 Uom处间隔的时间称导通延迟时间 tPHL。,平均传输延迟时间 tpd,tPHL,tPLH,tpd 越小，则门电路开关速度越高，工作频率越高。,5.功耗-延迟积,常用功耗 P 和平均传输延迟时间 tpd 的乘积(简称功耗 延迟积)来综
18、合评价门电路的性能，即M=P tpd,性能优越的门电路应具有功耗低、工作速度高的特点，然而这两者矛盾。,M 又称品质因素，值越小，说明综合性能越好。,2.TTL 集成逻辑门的使用要点,(1)电源电压用+5 V，,74 系列应满足 5 V 5%。,(2)输出端的连接,普通 TTL 门输出端不允许直接并联使用。,三态输出门的输出端可并联使用，但同一时刻只能有一个门工作，其他门输出处于高阻状态。,集电极开路门输出端可并联使用，但公共输出端和电源 VCC 之间应接负载电阻 RL。,输出端不允许直接接电源 VCC 或直接接地。输出电流应小于产品手册上规定的最大值。,3.多余输入端的处理,与门和与非门的多
19、余输入端接逻辑 1 或者与有用输入端并接。,接 VCC,通过 1 10 k 电阻接 VCC,与有用输入端并接,TTL 电路输入端悬空时相当于输入高电平，做实验时与门和与非门等的多余输入端可悬空，但使用中多余输入端一般不悬空，以防止干扰。,或门和或非门的多余输入端接逻辑 0或者与有用输入端并接,解：,OC 门输出端需外接上拉电阻,RC,5.1k,Y=1,Y=0,RI RON，相应输入端为高电平。,510,RI ROFF，相应输入端为低电平。,(一)电路基本结构,要求VDD UGS(th)N+UGS(th)P且 UGS(th)N=UGS(th)P,UGS(th)N,增强型 NMOS 管开启电压,增
20、强型 PMOS 管开启电压,UGS(th)P,UIL=0 V，UIH=VDD,5.2.3 CMOS 集成逻辑门电路,一、CMOS反相器,(二)工作原理,可见该电路构成 CMOS 非门，又称 CMOS 反相器。,无论输入高低，VN、VP 中总有一管截止，使静态漏极电流 iD 0。因此 CMOS 反相器静态功耗极微小。,uO VDD 为高电平。,uO 0 V，为低电平。,二、CMOS 与非门和或非门,1.CMOS 与非门,CMOS 与非门工作原理,2.CMOS 或非门,三、漏极开路的 CMOS 门,简称 OD 门,与 OC 门相似，常用作驱动器、电平转换器和实现线与等。,需外接上拉电阻 RD,由一
21、对参数对称一致的增强型 NMOS 管和 PMOS 管并联构成。,四、CMOS 传输门,工作原理,MOS 管的漏极和源极结构对称，可互换使用，因此 CMOS 传输门的输出端和输入端也可互换。,当 C=0V，uI=0 VDD 时，VN、VP 均截止，输出与输入之间呈现高电阻，相当于开关断开。,uI 不能传输到输出端，称传输门关闭。,当 C=VDD，uI=0 VDD 时，VN、VP 中至少有一管导通，输出与输入之间呈现低电阻，相当于开关闭合。,uO=uI，称传输门开通。,传输门是一个理想的双向开关，可传输模拟信号，也可传输数字信号。,TG 即 Transmission Gate 的缩写,四、CMOS
22、 传输门,五、CMOS 三态输出门,工作原理,因此构成使能端低电平有效的三态门。,六、CMOS 数字集成电路应用要点,(一)CMOS 数字集成电路系列,提高速度措施：减小MOS 管的极间电容。,由于CMOS电路 UTH VDD/2，噪声容限UNL UNH VDD/2，因此抗干扰能力很强。电源电压越高，抗干扰能力越强。,民品,军品,VDD=2 6 V,T 表示与 TTL 兼容VDD=4.5 5.5 V,1.注意不同系列 CMOS 电路允许的电源电压范围不同，一般多用+5 V。电源电压越高，抗干扰能力也越强。,2.闲置输入端的处理,不允许悬空。,可与使用输入端并联使用。但这样会增大输入电容，使速度
23、下降，因此工作频率高时不宜这样用。,与门和与非门的闲置输入端可接正电源或高电平；或门和或非门的闲置输入端可接地或低电平。,(二)CMOS 集成逻辑门使用的注意要点,主要要求：,可编程逻辑器件的技术简介,了解可编程逻辑器件的分类,5.3可编程逻辑器件,了解低密度可编程逻辑器件的编程原理,5.3.1 可编程逻辑器件设计技术简介,是由编程来确定其逻辑功能的器件。Programmable Logical Device，简称 PLD,通常简称HDPLD,集成度 1000门的PLD称为HDPLD,(一)按集成密度分类,Field Programmable Gate Array，简称 FPGA。,PROM、
24、PLA、PAL 和 GAL 均属低密度 PLD。,5.3.2 可编程逻辑器件的类型,普通 PLD 需要使用编程器进行编程，而 ISP 器件不需要编程器。,(二)按编程方式分类,即 In-System Programmable PLD(简称 ispPLD),(三)按可编程部位分类,按器件内可编程的部位不同分为：1、PROM(即可编程 ROM)2、PLA(即 ProgrammableLogic Array，可编程逻辑阵列)3、PAL(即 ProgrammableArray Logic，可编程阵列逻辑)4、GAL(即Genetic Array Logic，通用阵列逻辑),输入缓冲电路用以产生输入变量
25、的原变量和反变量，并提供足够的驱动能力。,5.3.3 可编程逻辑器件的基本结构和编程原理,由多个多输入与门组成，用以产生输入变量的各乘积项。,5.3.3 可编程逻辑器件的基本结构和编程原理,由多个多输入与门组成，用以产生输入变量的各乘积项。,5.3.3 可编程逻辑器件的基本结构和编程原理,由多个多输入或门组成，用以产生或项，即将输入的某些乘积项相加。,5.3.3 可编程逻辑器件的基本结构和编程原理,由 PLD 结构可知，从输出端可得到输入变量的乘积项之和，因此可实现任何组合逻辑函数。再配以触发器，就可实现时序逻辑函数。,5.3.3 可编程逻辑器件的基本结构和编程原理,5.3.4 可编程ROM,
26、内部的或阵列可编程，与阵列和输出电路固定，其编程数据只能写一次。,5.3.5 PLA(可编程逻辑阵列),内部的与阵列和或阵列均可编程，输出电路固定，其编程数据只能写一次。,5.3.6 PAL(可编程阵列逻辑),内部的与阵列可编程，而或阵列和输出电路固定，其编程数据只能写一次。,5.3.7 GAL(通用阵列逻辑 普通型)简介,内部的与阵列可编程，输出电路可组态输出，采用了电擦除可重复编程，但或阵列固定不能编程。由于GAL工作速度高、价格低、具有强大的编程工具和软件支撑，在电路结构上用可编程的输出逻辑宏单元取代了固定输出电路，因而功能相对于PROM、PLA和PAL等可编程器件更强。称为通用可编程逻
27、辑器件。目前低密度的可编程逻辑器件多用 GAL。GAL器件分两大类：一类为普通型GAL，其与或阵列结构与PAL相似，如GAL16V8（V表示输出方式可变）、GAL20V8、ispGAL16Z8都属于这一类；另一类为新型GAL，其与或阵列均可编程，与PLA结构相似，主要有GAL39V8。,一、GAL可编程逻辑器件,采用 CMOS E2PROM 工艺，可电擦除、可重复编程。,二 GAL16V8 简介,8 个 I/O 端,1 个时钟输入端,1 个输出使能控制输入端,GAL16V8,OLMC 中含有或门、D 触发器和多路选择器等，通过对 OLMC 编程可得到组合电路输出、时序电路输出、双向 I/O 端
28、等多种工作组态。,了解现场可编程门阵列器件（FPGA）的结构,了解复杂可编程逻辑器件（CPLD）的结构,5.4 CPLD/FPGA的基本结构,了解FPGA和CPLD的比较,了解CPLD在系统逻辑电路,FPGA现场可编程逻辑电路,了解FPGA现场可编程逻辑电路,FPGA现场可编程逻辑电路,可编程逻辑器件的参数指标,阵列扩展型HDPLD包括EPLD和CPLD，CPLD在PAL、GAL结构的基础上扩展或改进而成的。基本结构与PAL和GAL类似，均由可编程的与阵列、固定的或阵列和逻辑宏单元组成，但集成度大得多。,EPLD采用EPROM工艺。与GAL相比，大量增加了OLMC的数目，增加了对OLMC中寄存
29、器的异步复位和异步置位功能，其OLMC使用更灵活。缺点内部互连性较差。,CPLD采用E2PROM工艺。与EPLD相比，增加了内部连线，对逻辑宏单元和I/O单元均作了重大改进。内部资原互连性比EPLD有较大的改进。,5.4.1 阵列扩展型CPLD的基本结构,CPLD的基本结构,逻辑阵列块(LAB),5.4.2 现场可编程门阵列FPGA的基本结构,FPGA由可配置逻辑块CLB、输入/输出模块IOB和互连资源IR三部分组成。可配置逻辑块CLB是实现用户功能的基本单元，它们通常规则地排列成一个阵列，散布于整个芯片。可编程输入/输出模块(IOB)主要完成芯片上逻辑与外部封装脚的接口，它通常排列在芯片的四
30、周。可编程互连资源(IR)包括各种长度的连线线段和一些可编程连接开关，它们将各个CLB之间或CLB、IOB之间以及IOB之间连接起来，构成特定功能的电路。,FPGA基本结构,CLB,CLB,CLB,CLB,CLB,CLB,CLB,CLB,CLB,CLB,CLB,CLB,CLB,CLB,CLB,CLB,FPGA器件基本结构,5.4.3 CPLD/FPGA的比较,阵列型 CPLD的可编程区域是采用E2PROM工艺E2PROM工艺，所以，掉电后数据可永久保存。FPGA的编程区域在掉电以后，数据就丢失，所以，FPGA的配置数据都存储在片外的EPROM、E2PROM或计算机软、硬盘中。工作时可以控制加载
31、过程，在现场修改器件的逻辑功能。即现场编程 CPLD 实现逻辑控制的能力强。FPGA实现数据处理能力强；,5.4.4 CPLD在系统逻辑电路,由于CPLD可编程逻辑器件分为普通CPLD和带有下载编程接口的CPLD，即ISP-CPLD。普通CPLD的编程下载需用相应的编程器，ISP CPLD不需要编程器，直接通过自带的编程下载口就可以将数据写入器件中，而且升级修改方便。ISP-CPLD器件由于密度和性能持续提高，价格持续降低，开发工具不断完善，因此正得到越来越广泛的应用。,5.4.5 FPGA现场可编程逻辑电路,FPGA现场可编程逻辑电路是由许多独立的可编程逻辑模块组成，可通过编程将这些模块连接
32、成所需要的数字系统。FPGA具有集成度高，编程速度快，设计灵活及可再配置等特点。FPGA广泛地应用在网络路由器、电信交换机等大型数字设备上。,可编程逻辑器件的主要参数指标,1、器件的逻辑资源量 考虑的是所选的器件的逻辑资源量是否满足本系统的要求。2、芯片速度 具体设计中应对芯片速度的选择有一综合考虑，并不是速度越高越好。芯片速度的选择应与所设计的系统的最高工作速度相一致。3、器件功耗 CPLD的工作电压多为5 V，而FPGA的工作电压的流行趋势是越来越低，3.3 V和2.5 V的低工作电压的FPGA的使用已十分普遍。因此，就低功耗、高集成度方面，FPGA具有绝对的优势。,5.5 VHDL基本门
33、电路,基本门电路用VHDL语言来描述十分方便。使用VHDL中定义的逻辑运算符，同时实现一个与门、或门、与非门、或非门、异或门及反相器的逻辑。,【例】LIBRARY IEEE；ENTITY GATE ISPORT(A，B：IN STD_LOGIC；YAND,YOR,YNAND,YNOR,YNOT,YXOR：OUT STD_LOGIC)；END ENTITY GATE；,ARCHITECTURE ART OF GATE IS BEGIN YAND=A AND B；-与门输出 YOR=A OR B；-或门输出 YNAND=A NAND B；-与非门输出 YNOR=A NOR B；-或非门输出 YNO
34、T=NOT B；-反相器输出 YXOR=A XOR B；-异或门输出 END ARCHITECTURE ART；,门电路是组成数字电路的基本单元之一，最基本的逻辑门电路有与门、或门和非门。实用中通常采用集成门电路，常用的有与非门、或非门、与或非门、异或门、输出开路门、三态门和 CMOS 传输门等。门电路的学习重点是常用集成门的逻辑功能、外特性和应用方法。,本章小结,TTL 数字集成电路主要有 CT74 标准系列、CT74L 低功耗系列、CT74H 高速系列、CT74S 肖特基系列、CT74LS 低功耗肖特基系列、CT74AS 先进肖特基系列和 CT74ALS先进低功耗肖特基系列。其中，CT74
35、L 系列功耗最小，CT74AS 系列工作频率最高。,通常用功耗-延迟积来综合评价门电路性能。,CT74LS 系列功耗-延迟积很小、性能优越、品种多、价格便宜，实用中多选用之。ALSTTL 系列性能更优于 LSTTL，但品种少、价格较高。,CMOS 数字集成电路主要有 CMOS4000 系列和HCMOS 系列。CMOS4000 系列工作速度低，负载能力差，但功耗极低、抗干扰能力强，电源电压范围宽，因此，在工作频率不高的情况下应用很多。CC74HC 和 CC74HCT 两个系列的工作频率和负载能力都已达到 TTL 集成电路 CT74LS的水平，但功耗、抗干扰能力和对电源电压变化的适应性等比 CT7
36、4LS 更优越。因此，CMOS 电路在数字集成电路中，特别是大规模集成电路应用更广泛，已成为数字集成电路的发展方向。,应用集成门电路时，应注意：,TTL电路只能用5 V(74系列允许误差5%)；CMOS4000 系列可用 3 15 V；HCMOS系列可用 2 6 V；CTMOS 系列用 4.5 5.5 V。一般情况下，CMOS 门多用 5 V，以便与 TTL 电路兼容。,(1)电源电压的正确使用,(2)输出端的连接,开路门的输出端可并联使用实现线与，还可用来驱动需要一定功率的负载。,三态输出门的输出端也可并联，用来实现总线结构，但三态输出门必须分时使能。使用三态门时，需注意使能端的有效电平。,
37、普通门(具有推拉式输出结构)的输出端不允许直接并联实现线与。,各类数字集成电路主要性能参数比较表,(3)闲置输入端的处理,(4)信号的正确使用,TTL 电路输入端悬空时相当于输入高电平，CMOS 电路多余输入端不允许悬空。,CMOS电路多余输入端与有用输入端的并接仅适用于工作频率很低的场合。,数字电路中的信号有高电平和低电平两种取值，高电平和低电平为某规定范围的电位值，而非一固定值。门电路种类不同，高电平和低电平的允许范围也不同。,或门和或非门,与门和与非门,多余输入端接地或与有用输入端并接,多余输入端接正电源或与有用输入端并接,UILUOFFUIHUON,UILUSLUIHUSH,通常,以保
38、证有较大的噪声容限,噪声容限越大，则电路抗干扰能力越强。,UIL UOL 0 VUIH UOH VDD,UNL UNH VDD/2，噪声容限很大，因此电路抗干扰能力很强。,CMOS 传输门既可传输数字信号，也可传输模拟信号。,当输入端外接电阻 RI 时,RI ROFF 相当于输入逻辑 0RI RON 相当于输入逻辑 1,TTL 电 路,CMOS 电路,CMOS 门电路由于输入电流为零，因此不存在开门电阻和关门电阻。,PLD 由与阵列、或阵列和输入输出电路组成。输入电路主要产生输入变量的原变量和反变量，并提供一定的输入驱动能力，与阵列用于产生逻辑函数的乘积项，或阵列用于获得积之和，因此，从原理上
39、讲，可编程逻辑器件可以实现任何组合逻辑函数。输出电路可提供多种不同的输出结构，其中可包含触发器，从而使 PLD 也能实现时序逻辑功能。,PLD 根据可编程部位不同，分为半场可编程和全场可编程器件。PROM、PAL 和 GAL 只有一种阵列可编程，称为半场可编程逻辑器件，PLA 的与阵列和或阵列均可编程，称为全场可编程逻辑器件。全场可编程器件由于技术复杂，价格昂贵，加上编程软件不够成熟，因此使用很少。而半场可编程器件简单、经济、编程软件丰富且成熟，因而应用广泛，其中最为常用的是 GAL。GAL 具有可重复编程和输出可组态的优点。,PLD采用 PROM 工艺的称为一次可编程器件(又简称 OTP 芯片，OTP 是 Only Time Programmable 的缩写)，如 PAL 等器件。采用 E2PROM 工艺的为可重复编程的可编程器件，如 GAL、ISP-PLD 系列器件等。,ISP-PLD 不需要编程器，可直接对用户板上的器件进行编程，可在不改动硬件电路的情况下，实现对产品的改进和升级。它由于具有集成密度高、工作速度快、编程方法先进、设计周期短等一系列优点，发展非常迅速，前景十分看好。,
