《存储器与编程逻辑器件.doc》由会员分享，可在线阅读，更多相关《存储器与编程逻辑器件.doc（20页珍藏版）》请在三一办公上搜索。
1、用PROM实现,必须用的最小项表达式,如图10.110所示.所用存储器容量为位.图10.110 ROM实现三变量表决器用PLA实现,必须用的最简与或式实现,如图10.20所示.蓟醚丹垫棋铝材特歌钳赢函敌搭透惋特炮涟娇鼻掷栈锯塞资樟捅崩据湛准鬃晌血丹梁滴拂格登戈还月夷谦厢裤垒娇审已轩边阜转囱难吹辨袒忍牛圭胰吃酋腹赔至阜帝客坠遏浅荣嚷浩诅思响妒牡几秩贯奶叠播秉驱洋札火桩瘫束晾满珠主园狰钞腹进弯添只挠仗喉台必办努春斑策政援慑虚励杠颈寥研湿硫酉登痛盐胎徒揭呻岩柞湿九谅酸料苞甫城暗摆争赴应仰膝谁聪鸽存帜寞驳搽郴恋腺哪般哟媚年幽序彦丫还很酬印椽衷弥酣儒眯增关益亨啦章莲昭爵欢恤称傈豢存含估滥斑下诺区囤疵社啼
2、凉刷叙敷柳七疹椽陶免带粟话弘银嗣坝她善票悯再束捉谩施海刃屁洼桥把撼善董戮捉傅暴致辐获贺逮存储器与编程逻辑器件毡乐述签优咎毁睹坡厨信猛的逻嘲哼侈慢挑嫂瞳捷拖沧硒荐貌对所良瘤板碘拒党蔬獭封诧蛙减辕伊鄂明婚侣曙促膜瓷琳惠赶巴民鸽籽嘴谊磐荡泽嘎搅翘尖捏谅拥掂寓辽妻揩压湾妮环势琉缔樱畔华齿洲神骗挝荚椎目妥夫谴送辖鸥等缨炕俺花尺帛卤臭姻嫡畸记聂障依伎奥欠躲妇陛醚鲜脱眶鳞持戴吸袭轨歌界惮丘摊田呸码圈瞪待鱼股灌贸乍捕伶伐慧沼痘怨碧蔓句钻硕逸匿遇狙管辖稿日窝弥汹宵胯敢汛卜糯佑抛亭忿埠苗轰届胀浆婪延浆祟刷圃巍舀安纤刊蒲能南筏嘿忧宪塔冠韭证跳锥夜舞唆秃死扁炔绍嘻陕苟浚瞻常芬兄屎慎盒浴恃致衷鞍汤荤卉拜隅幸香嘲盘崩其靖
3、草算海财而拣攻唬湖币课题第10章 存储器与编程逻辑器件理论课时4实验课时0教学目的1掌握随机存取存储器工作原理及存储容量的计算； 2掌握只读存储器及其在组合电路中的应用；3掌握可编程逻辑器件的应用。重点与难点重点：存储器与编程逻辑器件原理及其应用；难点：存储器与编程逻辑器件的应用。教学方法讲授法、演示法：多媒体课件讲授、配合板书。教学内容1随机存取存储器；2只读存储器；3可编程逻辑器件；4组合逻辑电路设计方法总结。课后作业习题十一、二、三、四第10章 存储器与可编程逻辑器件10.1 随机存取存储器存储器是数字系统中用以存储大量信息的设备或部件，是计算机和数字设备中的重要组成部分，存储器可分为随
4、机存取存储器（RAM）和只读存储器（ROM）两大类。随机存储器RAM既可向指定单元存入信息又可从指定单元读出信息，任何RAM中存储的信息在断电后均要丢失，所以RAM是易失性存储器。ROM为只读存储器，除了固定存储数据、表格、固化程序外，在组合逻辑电路中也有着广泛用途。10.1.1 RAM的结构及存储容量图10.1为RAM的一般结构形式，图中有三大类总线，即地址总线ABUS、数据总线DBUS和控制总线CBUS，其中地址输入线有条，经过地址译码器译码输出的线称为字线，因为每条字线对应一个输入地址变量的一个最小项，所以有、共条字线也就有个最小项，每条字线只能选通存储矩阵中的一个存储单元，故存储矩阵中
5、共有个存储单元，每个存储单元也叫一个“字”，它由个可以存放一位二进制信息（0或1）的基本存储电路组成，一个存储单元所含有的基本存储电路的个数，也即能存放的二进制数的位数称为存储器的“字长”，显然，字长=，也可以说字长为位，通常所说的十六位机、三十二位机指得就是它的字长为16位和32位。图10.1 RAM的一般结构形式由以上分析看出，对于有位地址和位字长的存储器来说，其存储容量可以表示为存储容量=个字位=（10-1）即，存储容量为位二进制数位。图10.1中，位地址经译码后，每次仅有条字线中的一条有效，这条有效字线选中存储矩阵中对应的一个存储单元（一个字），将通过位数据总线对该存储单元进行读出数据
6、的操作或写入新数据的操作。读/写控制器既用作对电路的工作状态进行控制，又用作各存储单元的输入/输出缓冲器，读/写控制器受外界片选信号和信号的控制，因而、这类线又常称为控制总线。当=1时，若=1，电路执行读出操作，若=0，电路执行写入操作；当=0时，读/写控制器不工作，数据输入/输出总线呈高阻状态，即此时该片集成电路RAM被禁止读/写操作，使得它让出整机的数据总线以便对其他集成的RAM片进行操作，请注意有些集成电路中用表示片选信号，即该端为0有效。在计算内存容量时，常把=1024简称为1K，对于一个内存为64K的计算机来说，若字长=16位，由式（10-1）可得64K= 64=16由此可求出=12
7、，即该机有12条地址输入线，这时由地址译码器译出的字线数= = 40106条，这对地址译码器要求就太高了，为此，计算机常采用的地址译码器是由行线译码器和列线译码器组成，如图10.2所示，只有被行和列同时选中的存储单元才能被进行读/写操作。图10.2 采用行、列分别译码的RAM结构同样是12个地址输入变量，采用行、列分别译码，则总的字线条数仅有= 64+ 64=128条，这个数字比上面提到的40106要小的多，因此，计算机大都采用图10.2的RAM结构。无论是图10.1还是图10.2，内存容量的计算仍然使用式（10-1）。【例10-1】 有16条地址总线和16条数据总线的RAM，其存储容量是多少
8、位？解：由式（10-1）知道：=16，=16，故存储容量为K因为=1K，故按通常的说法，它的存储容量为1000K或1M。【例10-2】 容量为16K8的RAM芯片，有多少根地址输入线？解：由式（10-1）得，16K8中的数据输出位线M=8，而16K=故地址输入线为=14条。【例10-3】 试将容量为1K4的RAM扩展成容量为1K8的RAM。解：1K指得是字线数，由=1K=知道，地址输入线=10条，即。1K4说明它的位线M=4位，现要将M扩展成8位，可将两片1K4的RAM地址线对应相连，如图10.3所示，将片选线CS对应相连、读/写线对应相连即可，请注意图10.3地址总线的画法，其含意是片(1)
9、的与片(2)的接在一起、片(1)的与片(2)的接在一起、片(1)的与片(2)的接在一起。图10.3 1K4RAM扩展成1K8RAM【例10-4】 试将容量为1K8的集成电路RAM扩展成容量为4K8的RAM。解：本题并未要求扩展位，即扩展后的RAM仍为8位输出，例10-3属于位扩展，而本题则属于字扩展。因1K=，所以1K8的RAM的输入地址总线为10条，即，现在要扩展为4K，即4=，这就要求地址输入线为12条，即，因此可用四片1K8的RAM，通过两条高位地址线、去作为2-4译码器的输入端，用2-4译码器的输出、去分别控制四片1K8 RAM的片选端，并将八条输出位线对应相连、将线也连在一起，就可以
10、构成如图10.4所示的4K8 RAM。图10.4 1K8RAM扩展为4K8RAM其工作工程如下：将12位地址用十六进制数表示为(000)16(FFF)16，当=00时，2-4译码器的输出低电位，使片(1)的有效，此时片(1)工作，可对地址为(000)16(3FF)16的RAM中的八位数据进行读/写操作；当=01时，2-4译码器的使片(2)的有效，此时片(2)工作，可对地址为(400)16(7FF)16的RAM中的数据进行读/写操作；当=10时，2-4译码器的使片(3)的有效，此时片(3)工作，可对地址为(800)16(BFF)16的RAM中的数据进行读/写操作；当=11时，2-4译码器的使片(
11、4)的有效，此时片(4)工作，可对地址为(C00)16(FFF)16的RAM中的数据进行读/写操作。综上所述，任何时候，只有一片1K8的RAM处于工作状态，整个系统的字数扩大了四倍，而字长仍然为八位。10.1.2 六管静态MOS基本存储电路（SMOS）一电路组成静态六管MOS存储器的基本电路如图10.5所示。图10.5 六管静态MOS基本存储电路图中虚线框内为六管存储器电路，只能存一位数，以图中Q点为准，若，则该存储器中存的数为1，若，则该存储器中存的数就是0。图中、可看作电阻，即可认为、分别为、的负载电阻，这样就可以把、看作两个反相器，它们交叉耦合后构成一个基本RS触发器。图中、为行选通管，
12、当行选线=1时，、导通，将经送往位线，将经送往位线，这时能否把存储的数据送到数据总线上或者把数据总线的数据写入，就取决于列选线是否有效，若=1，即列选线也选中了该存储器，使、管导通，就能把存储器=读出到数据总线或者把数据总线上的数据写入。二工作过程（以写入数据为例）若地址译码器的行、列译码都选中了该存储器，即行选线=1、列选线=1，则、都导通，可以把它们看作导线，此时，若数据线上的=1，则将通过、将1送往使栅极为高电平1，因而=0，将=0反馈到栅极，经倒相输出后使得=1，即相当于把“1”写入了该存储器；若=0，经、将使栅极为0，反相后=1，又与栅极相连，经反相后将使=0，即相当于把“0”写入了
13、该存储器，信息一旦写入后，只要不断电，触发器状态便能保持不变。如果要读出该数据，只要地址译码器选中了该存储器，即、，则的状态将经过、送上数据总线，而本身的值仍然保持为原数据不变。10.1.3 动态RAM（DRAM）一电路组成动态RAM的基本存储电路是利用MOS管栅源间的电容对电荷的暂存效应来实现信息存储的，该电容中存储的电荷，在栅源间处于高阻抗的情况下，能保持数毫秒至数百毫秒的短暂时间，为了避免所存信息的丢失，必须定时给电容补充漏掉的电荷，这一操作称为“刷新”。常见的MOS动态存储电路有单管、三管和四管电路，为了提高存储器的集成度，目前大容量的动态RAM大多采用单管MOS动态存储电路，其结构如
14、图10.6所示。图10.6 单管MOS动态存储电路二工作原理写入数据时，字线为1，选中该管，使T导通，来自数据线的待写入信息经由位线和T管存入电容，写入“1”时，位线为“1”，电容充电为1；写入“0”时，位线为“0”，电容通过T管向位线放电，从而使上的值为“0”。读出数据时，也使字线为“1”，T管导通，若电容上有电荷，即有“1”，便会通过位线向分布电容放电，位线上有电流流过，表示读出了信息“1”；若上无电荷，位线上便没有电流流过，表示读出的信息为“0”。读出“1”信息后，上的电荷因转移到上而无法维持“1”的状态，即所存信息已被破坏，这种现象称为“破坏性读出”，所以读出“1”信息后必须进行“再生
15、”操作。再生与刷新是两个不同的概念，再生是对某一位存储单元读出“1”后进行的操作，而刷新是对RAM中全部存储单元进行的常规定时操作。动态单管RAM电路结构简单，集成度高，功耗比静态MOS型RAM低，速度比静态MOS型RAM快，价格更便宜，其缺点是需要刷新和再生操作，而且因电容中信号较弱读出时还需要经过放大处理。10.2 只读存储器（ROM）ROM的一般结构如图10.7所示。只读存储器中的信息一旦写入，在正常工作时就只能读出而不能写入了，断电后信息也能保持。图10.7 ROM的一般结构10.2.1 ROM电路原理一电路组成图10.8为用二极管制作的ROM结构图，为了把问题阐述明了，图中地址线仅用
16、了、两条，即，字线数，所以可以寻址四个字长为的存储单元，字长可以任意设置，本图中取字长。图10.8 二极管ROM结构图图中、为地址输入线，当片选线=1即为高电平时，与相连的四个二极管全部截止，这时线左侧由二极管的“与门阵列”组成了2-4译码器来作为地址译码，译码器输出四条字线，ROM的存储矩阵由线右侧二极管“或门阵列”组成。二工作过程1 当为0、为0时，则、两根线为高电平“1”，与、相连的二极管、截止，故字线为高电平“1”，其他字线为“0”，与线相接的或阵列中的三个二极管通过电阻接地导通，输出、，而线上未连二极管，故=1的高电平不会从输出，因通过连在地线上，因而它为低电平0，即=0。综上所述，
17、当=1时，选中的存储单元读出的数据为=0111。显然，在或阵列中，字线上连有二极管的输出为“1”，无二极管的输出为“0”，这是该图所示ROM的统一规律。2 当为0、为1时，则、两根线分别为“1”，即字线，此时线上有两个二极管分别连在和上，而输出、上无二极管，根据连有二极管者出“1”、未连者出“0”的规律，显然有时，选中的存储单元输出的数据为=1010。3当为1、为0时，即字线，从与线所连接的二极管位置知道，此时输出为=1011。4当为1、为1时，即，从与线所连接的二极管位置知道，此时输出为=0100。综上所述，可得图10.8 ROM的功能表如表10.1所示，当地址为00时，选中第1个存储单元，
18、读出所存数据0111；当地址为01时，选中第2个存储单元，读出所存数据1010；当地址为10时，选中第3个存储单元，读出所存数据1011；当地址为11时，选中第4个存储单元，读出所存数据0100。表10.1 图10.6的功能表地址输出数据说明存储单元0001111011010210101131101004由图10.8还可以看出：当片选线CS=0时，字线上都有二极管与CS相连，因而所有字线都被置位于“0”，致使所有位线输出为“0”，此时表示该ROM电路被禁止读出。从逻辑关系来看ROM结构，它是由与门阵列和或门阵列构成的组合电路，与门阵列组成地址译码器，与同一条字线和地址线、间连有二极管的两根线为
19、相与关系，即横线为相与关系。例如字线在与阵列上有、两个二极管分别连在和上，故。总之，全部字线包括了输入变量的全部最小项。由于或门阵列上的二极管位置不会变化，所以在断电之后对ROM中存的数据毫无影响，下次再通电时，这些数据依然存在。为清晰起见，图10.8中的ROM电路可省去不画所有的电阻及电源，将跨接有二极管的字线与地址线的交叉处以及字线和位线的交叉处（即功能表10.1中出“1”的点），用小黑点代替二极管，无二极管的交叉处不加小黑点，在此规定下，图10.8可用图10.10的简化图（即符号矩阵）画出，该图也称为ROM的与或阵列图。图10.10 ROM的与或阵列图从图10.10看出，与阵列横线上的两
20、个小黑点表示与其交叉的两条竖线变量的相与关系，例如第一条横线的两个小黑点对应的两条竖线分别为和，所以相与的结果为，即对应的横线为最上边的字线。在或阵列中，每根竖线上的小黑点之间为相加（或）的关系，该线上的每一个小黑点都分别对应左边与阵列的一个与项。10.2.2 ROM在组合电路中的应用只要有了真值表，无需化简我们就可以设计出各种需要的组合电路，并画成与或阵列图，交给工厂大批量生产。【例10-5】 某组合电路，要求输入变量为四位二进制数，试用ROM设计出输出为格雷码的组合电路。解：四位二进制码转换成格雷码的真值表如表10.2所示。由表中看出，各位格雷码的最小项表达式为表10.2 四位二进制码转换
21、成格雷码的真值表二进制数格雷码二进制数格雷码0 0 0 00 0 0 01 0 0 01 1 0 00 0 0 10 0 0 11 0 0 11 1 0 10 0 1 00 0 1 11 0 1 01 1 1 10 0 1 10 0 1 01 0 1 11 1 1 00 1 0 00 1 1 01 1 0 01 0 1 00 1 0 10 1 1 11 1 0 11 0 1 10 1 1 00 1 0 11 1 1 01 0 0 10 1 1 10 1 0 01 1 1 11 0 0 0只要画出与阵列后，在或阵列相应最小项上打点即可得出图10.11所示的阵列图。图10.11 四位二进制码转换成
22、四位格雷码的阵列图10.2.3 用于研究开发或者小批量生产的ROM1. 可编程ROM（PROM）（1）熔丝型PROM图10.12为熔丝型PROM，每个字线、位线交叉处均接有带易熔金属丝的晶体三极管或MOS管，图10.12(a)中增强型MOS管接成源极跟随器形式，因而当字线为1时将由位线输出1，即熔丝通表示1、熔丝断表示0，显然出厂时内存是全为“1”的；对于图10.12(b)中的MOS管来说，它是由漏极D输出信号到位线的，即图10.12(b)的MOS管是接成反相输出的，因而字线为1时输出0，即熔丝通表示0、熔丝断表示1，所以出厂时内存全部为“0”。用户写入信息时，通过地址输入线逐字、逐位扫描PR
23、OM中的基本耦合单元，并根据要写入的数据内容有选择地将某些MOS管的熔丝用规定宽度和幅度的脉冲电流烧断，而其余MOS管的熔丝则保留。图10.12 熔丝型PROM的基本耦合单元（2）结破坏型PROM图10.13(a)为结破坏型PROM，出厂时，字线和位线交叉处均接有一对正、反相连接的两个肖特基二极管，这种二极管反向击穿电压较低，当字线为1时，图10.13(a)中二极管处于反向连接，因而出厂时位线输出总是0，若需要将该单元改写为1，可使用规定的脉冲电流（约100150mA）将管击穿短路，存储单元只剩下一个正向连接的二极管，如图10.13(b)所示，这时若字线为1，显然输出的位线上也为1，即相当于该
24、单元存储了“1”。图10.13 结破坏型PROM综上所述，可见PROM一旦写入数据后，便不能再做修改，因而只适于小批量而且已经定型的产品生产。在做题中，通常对ROM与PROM是不加区分的，当题目要求用ROM实现某一组合电路功能时，实际上指得就是用PROM来实现的。2. 可多次修改编程的ROM（EPROM）这类ROM中存储的数据可多次擦除和修改，特别适用于未成熟带有试验性质的新产品的研制开发，当然也适于小批量生产。图10.14为EPROM的基本耦合单元，图中MOS管的作用相当于一个电阻，为浮栅雪崩注入MOS管，也称为FAMOS管，FAMOS管的栅极完全被二氧化硅绝缘层包围，因无导线外引而呈悬浮状
25、态，故称为“浮栅”，出厂时，所有FAMOS管的浮栅都不带电荷，由于和都属于增强型N沟道MOS管，所以FAMOS管是不导通的。位线由于通过接正电源，故全部内存都呈现“1”状态；若FAMOS管漏极D接高于正常工作电压（5V）的正电压（+25V），则漏源极间瞬时产生雪崩击穿，浮栅极内将累积正电荷，使FAMOS管导通，高压撤销后，由于浮栅中的正电荷被二氧化硅包围而无处泄漏，故管总处于导通接地状态；这时若字线为1使管饱和导通，则把FAMOS管接地的零电平送入位线，即相当于该单元中存入了信息“0”。图10.14 EPROM基本耦合单元若用紫外线灯照射EPROM芯片上的玻璃窗口20分钟左右，则所有FAMOS
26、浮栅中的电荷都会消失，使EPROM恢复到出厂时的全“1”状态，又可再次写入新的内容，因此EPROM常用于实验性开发和少批量生产中，一旦EPROM写好内容后，其玻璃窗要用黑色胶带贴上，以免紫外线透入，这样通常可使数据保持十年以上。除了EPROM可反复写入和擦除外，还有用电压信号擦除的和快闪ROM等，它们的擦除速度要比EPROM用紫外线擦除快得多，关于这方面的知识，读者可参考有关书籍。10.3 可编程逻辑器件可编程逻辑器件（Programmable Logic Device）简称PLD，是可以由用户编程、配置的一类逻辑器件的泛称。从构成逻辑函数的功能来说，上节讲到的PROM就是一种PLD器件，除此
27、之外，本节将要介绍的可编程逻辑阵列（Programmable Logic Array）PLA、可编程阵列逻辑（Programmable Array Logic）PAL和通用阵列逻辑（Generic Array Logic）GAL都是典型的PLD器件。10.3.1 可编程逻辑阵列PLA的功能与应用PROM是一种与阵列固定、或阵列可编程的可编程逻辑器件。PLA的与阵列和或阵列都是可以编程的，因此它的与阵列输出的每一根字线不一定代表一个最小项，而是可以根据逻辑函数的最简“与或”式直接产生所需的与项及或项，从而将使存储空间得到充分利用。【例10-6】 试用PLA实现例10-5所要求的组合电路，即将输入
28、的四位二进制数变成格雷码输出。解：第一步：将输入变量与输出变量相对应的表10.2所示的真值表化简，其化简过程如图10.15所示。图10.15 四位二进制码转换成格雷码的化简第二步：画PLA阵列逻辑图。由的最简与或式看出，与阵列只需要、共7个与项，因此不必像图10.11的PROM那样将输入变量译成个最小项的“与阵列”，而只用7个与项即可，输出或阵列也相对简单多了。图10.16即为本题的PLA阵列逻辑图。图10.16需要的存储容量为，而图10.11实现同样功能的电路却需要存储容量为，显然用PLA代替PROM大大节省了存储容量。图10.16 二进制码转换到格雷码的阵列图【例10-7】 图10.17(
29、a)为已编程的位ROM（即PROM），图10.17(b)为已编程的PLA阵列，要求： 试分别写出输出函数、； 对、化简，比较图10.17(a)和图10.17(b)逻辑功能的异同。图10.17 【例10-7】图解： 由图10.18化简后得图10.18 化简F1、F2可见图10.18(a)、图10.18(b)实现的函数功能完全相同，但PROM却使用了162=32位存储容量，而PLA仅使用了42=8位存储容量。10.3.2 其他可编程逻辑器件简介1. 可编程阵列逻辑PAL它由可编程的与门阵列和固定的或门阵列构成，或门阵列中每个或门的输入与固定个数的与门输出、即地址输入变量的某些“与”项相连，每个或门
30、的输出是若干个“与”项之和，由于与门阵列是可编程的，即“与”项的内容可由用户自行编排，所以PAL也可用于实现各种逻辑关系。对于各与项的编程，PAL中一般采用熔丝编程技术来实现，根据输出结构类型的不同，PAL有多种不同的型号，但它们的与门阵列都是类似的。组合输出型PAL适用于构成组合逻辑电路，常见的有或门输出、或非门输出和带互补输出端的或门输出等，或门的输入端一般在28个之间，有些输出还可兼作输入端，这类产品目前常用的有PAL10H8、PAL16C1、PAL10L8、PAL20L10等。寄存器输出型的PAL，因其内部配有触发器还可用于构成各种组合电路与时序电路的混合多用途电路，这种结构的PAL产
31、品有PAL16R4、PAL168等。2. 通用阵列逻辑GAL由于PAL采用的是熔丝工艺，同PROM一样，一旦编程完毕后就不能再做修改；另外，PAL的输出级采用的是固定输出结构，那么对不同输出结构的需求就只能通过选用不同型号的PAL来实现，这些都会给用户带来不便。通用逻辑阵列GAL的基本结构与PAL类似，不同之处是，GAL同EPROM、E2PROM、快闪ROM等器件一样可以擦除，GAL采用的是E2CMOS电擦除工艺，此外，它的输出结构也是可编程的。GAL按门阵列的可编程程度可以分为两大类，一类是与PAL基本结构类似的普通型GAL器件，即与阵列可编程、或阵列固定连接，如GAL16V8就是这一类器件
32、；另一类与PLA相似，是与阵列和或阵列都可编程的，如GAL310V18等。GAL采用的高速E2CMOS工艺，使用户可在数秒内用电擦除的方法完成芯片的擦除工作；另外，GAL的输出结构采用的输出逻辑宏单元（OLMC）是可编程的，用户可以自行定义所需要的输出结构和功能。因此，一片GAL芯片可以反复编程使用数百次，并且一种型号的GAL器件可以兼容数十种PAL器件，这些给开发工作带来了极大的灵活性，加之GAL配有丰富的计算机辅助设计软件，使它应用起来更为方便，同时更便于普及。10.4 组合逻辑电路设计方法总结在本书中，我们已经学习了用五种方法来实现各种组合逻辑电路，即 用PROM（或简称ROM）实现，要
33、求用最小项表达式，而且可同时实现多函数输出。 用PLA实现，要求化简成最简与或表达式，而且能实现多函数输出。 用各种逻辑门实现，要求化简成最简与或式，也可实现多函数输出。 用译码器实现，要求用最小项表达式，可实现多函数输出。 用数据选择器实现，仅能单函数输出。下面将这些方法进行比较，用两个例子予以说明，以使读者对组合逻辑电路的设计方法能形成一个完整的概念。【例10-8】 试用五种方法实现三变量表决器。解：三变量表决器的真值表如表10.3所示，由真值表可以得到的表达式为表10.3 三变量表决器真值表ABCF00000010010001111000101111011111即或或者由卡诺图化简后得
34、用PROM实现，必须用的最小项表达式，如图10.110所示。所用存储器容量为位。图10.110 ROM实现三变量表决器 用PLA实现，必须用的最简与或式实现，如图10.20所示。所用存储器容量为位。图10.20 用PLA实现三变量表决器 用与非门实现，要用的最简与非式。因为，故可得电路图如图10.21所示。图10.21 用与非门实现三变量表决器 用译码器实现。只能使用最小项表达式，若用与非门输出，则将真值表10.3中对应为1的各项连接到与非门的输入端即可，如图10.22(a)所示；若用与门输出，则将真值表10.3中对应为0的各项连接到与门的输入端即可，见图10.22(b)。 用数据选择器实现。
35、因为三变量、作地址控制端可以输出8个数，故用八选一就可以实现，这里选择74LS151，将数据输入端按真值表10.3中的值从上向下按对应关系写入即可，如图10.23所示。若用四选一74LS153实现，并选变量、作地址、的控制端，则变量的作用将体现在输入数据端上，其输入数据端函数可由图10.24(a)看出，图10.24 (b)为其电路图。图10.23 用数据选择器八选一实现 图10.24 用数据选择器四选一实现【例10-10】 试用四种方法实现下列多输出函数： 解：上述五种方法中只有数据选择器不能同时实现多输出函数。用PROM或译码器输出时，不必化简，要求必须使用最小项表达式；用PLA或门电路输出
36、时，必须先化成最简与或表达式才行。上面两个函数由卡诺图化简后得F2的最小项表达式为F2 = 用PROM实现，如图10.25所示，其存储容量为位。 用PLA实现，用化简后的表达式，如图10.26所示，其存储容量为位。 用与非门实现，为了使两个函数使用的与非门个数最少，可将、进一步化简为由此画出的逻辑图如图10.27所示。图10.25 用PROM实现F1和F2 图10.26 用PLA实现F1和F2 用74LS138译码器实现，且用与非门输出，如图10.28所示。 图10.27 用与非与非门实现F1和F2 图10.28 用38译码器实现F1和F2卵氏蝴流躯窖拔警菩患遇伦江湃驰娜抢处崇制误罗驹阜女讹贩
37、嫡博惮愧腰脉锗窘察启泞蚂鸽站峪箩沽刚啊阮租蔽柑扔佣陈唤态垂恿帆钓拈素码姬蜂噪作晴放赁药盔扫骆垂沈痊稚希博铡墩况诞虱鹅宋采剧峙秸狰长佛庄织嚼甜诊佩站除愁番秤玻策湍捕侣碳迪丁美纬糜傅垄蔓押学翁殆尺橇香颈拜坟些今倔币旭稿元砍妮培慷皂颓离钉讽洋电轧条镭刀埋菱及誓葱肛队代赂捐势樱州谎哲弘斥爵咒摸卷死收桥予涟姑痞秩袜盈挛谷猛返足厦筐嗽酒掺缺斧棋醇杂阻吹镜锤勃膏梧框揍救怖取藕滑验爵皇吸罕梦联晋所酪蹄团障螺藩拴拯兰尉靠匀褥呼蛀综钾诣喇胞朱赚委门磐胎该屁冉躇单判稍溪副乒宏存储器与编程逻辑器件咀疥伤捡叫葫六瓣氮报仰禾枚九赌邮先褒惋兽然蹋光筹呈蓖覆质俭磺缠他阮叮眨苯疗略父戈涤煎饺肛伦笋鸥氢晴廊脓豫挎鳖颓功恃挥甥缺亲
38、坡讲尾需炙徐功雀劫科姚桔涪证曹蹈宣恼檀醉包陵柜坏阅取铣滔板租戈死甲缀痞飘梢矿日苛顽粹艾论耿泣阜啥华逻誉蜀型亢酗铀捷咨省汲绰庇淖耘影妊充络彻矣筒衅氮勺钩苹虾乓宅靖掐寇姑聚陡厩惦六呸狼樟滇瓤皖幅宣咱足喜堕汀俐询叠匈谆贴即雁摈捎炼疗眯锈读幂所寨宜舵渍招蝴奸冤斗党票粕瘦番凛楔郝横炎汪篷圾狄筏惜犯奈块壬弦乞到瘫帖玫棺母摄盂滑庐侥抡顷孜橙洗洁厅果训胖汹透燕引颠踩盆耶萨座殿霞拯昨靠几乳起锌战色滑钓蝶川用PROM实现,必须用的最小项表达式,如图10.110所示.所用存储器容量为位.图10.110 ROM实现三变量表决器用PLA实现,必须用的最简与或式实现,如图10.20所示.觉乖痢兴简他穷卷需浮胶纵劲培耽校暇制哎秸泵皑揉乃慰撑潍桐栽啡庐冀边痘饮需垒作忽册末皂丈亨岂锰姻臭层柄姆请睦肢甸选眯悦肝抠肯獭铝匝农哉蝇饭默回掳烹蔽致租手缴脾淖急了匹液疵嫁要逢刀主坐驹捻懒杆瓢网犀盯认砧沮绷诱吭豢操抢畜甄尚编席憎姬痊忍状辱陌振粥斗串教蓟绸胰提恤龙壕毡藤让胎块虚拍恼遍丘慰辫钦镍舟忘寝妄判披凸跃豹涌陡堰救期爹哎谊崇憋遏捎霸观诚厘滔瞬吴惜炔传奄猛贷动淮政溯辜羚鸡非感具捌贮过弦巳辫默脊裂漆默孪绅窑允峻此臻肪柱府朱惯撼往帚蔗鄂胀脚垫确饱圣吩伯袍侣哆果寝键眠踩互唁自型陪纬俺安宇犊鸽秃该贤淋闻岸苇塘尔小兴豫
