数字电子练习题分析.doc

《数字电子练习题分析.doc》由会员分享，可在线阅读，更多相关《数字电子练习题分析.doc（20页珍藏版）》请在三一办公上搜索。

1、第一部分 门电路一、 填空题1. 数字集成电路按开关元件不同，可分为 TTL集成电路 和 CMOS集成电路 两大类。2. 数字电路中的三种基本逻辑门电路是 与门 、 或门 、 非门 。 ENYA B 图1 填空题5用图 3.三态门是在普通门的基础上增加 控制 电路构成的，它的三种输出状态是 高电平、 低电平 和 高阻态 。4. 与门、与非门的闲置输入端应接 高 电平；或门、或非门的闲置输入端应接 低 电平。5. 图1所示三态门在时，Y的输出状态是 高阻态 。6. 利用TTL与非门实现输出线与应采用 OC 门，实现总线传输应采用 三态 门。7. 图2为几种常见逻辑门电路的逻辑符号，试分别写出其名

2、称和逻辑表达式。A B Y(a) YA B YA B 1(d)(c)图2 填空题7用图 1A Y(b) 名称 逻辑表达式 名称 逻辑表达式（a） 与门 Y=AB ； （b） 非门 ；（c） 与非门 ； （d） 或非门 。8. 当决定某一件事情的多个条件中有一个或一个以上具备时，该件事情就会发生，这种关系称为 或 逻辑关系。二、 选择题1. 下列几种逻辑门中，能用作反相器的是 C 。A. 与门 B. 或门 C. 与非门2. 下列几种逻辑门中，不能将输出端直接并联的是 B 。A. 三态门 B. 与非门 C. OC门3. TTL与非门的输入端在以下四种接法中，在逻辑上属于输入高电平的是 C 。A.

3、输入端接地 B. 输入端接同类与非门的输出电压0.3V C. 输入端经10k电阻接地 D. 输入端经51电阻接地4. TTL与非门的输入端在以下4种接法中，在逻辑上属于输入低电平的是 D 。A. 输入端经10k电阻接地 B. 输入端接同类与非门的输出电压3.6V C. 输入端悬空 D. 输入端经51电阻接地5. 逻辑电路如图3所示，该电路实现的逻辑关系为 C 。A. B. C. D. 6. 图4为TTL逻辑门，其输出Y为 D 。A. B. C. D. 图5 选择题7用图A B 111Y1Y151A B C 图4 选择题6用图图3 选择题5用图YA B 17. 图5电路实现的逻辑功能是 C 。A

4、. B. C. D. 8. 门电路使用时需要外接负载电阻和电源的是 D 。A. 与门 B. 与非门 C. 异或门 D. OC门9. 以下各种接法不正确的是 D 。A. 与非门闲置输入端接1 B. 或非门闲置输入端接地C. TTL与非门闲置输入端悬空 D. CMOS 门闲置输入端悬空10. 图6中能实现功能的TTL门是 B 。YA B +5VYA B (B)(A) (C)图6 选择题10用图YA 11. 图7中，能实现的逻辑门是 C 。YA (B)(A) (C)图7 选择题11用图YA B 1(D)Y=1A B A B Y=112. 图8中电路连接和给定逻辑功能都正确的是 C 。图8 选择题12

5、用图(D)RLVCCYA BC DYA B 1YA B 1(B)(A) (C)A YB VCC 六、 画图题先写出图12所示各门电路的逻辑表达式，再根据输入信号A、B的波形，对应画出各个门的输出波形。A B Y1 Y2 =1 Y3 Y4 图12 题六用图Y3AB1AY11Y2B0A B Y4=1解：Y1=AY2=1Y3=A+BY4=AB + AB 波形如图12第二部分 组合逻辑电路一、 填空题1. 逻辑代数的三种基本逻辑运算是 与 、 或 和 非 ，在电路上，分别用 与 门、 或 门和 非 门来实现。2. 逻辑变量和逻辑函数的取值只有 0 和 1 两种可能。3. 逻辑函数的表示方法有 真值表

6、、 逻辑表达式 、 逻辑图 、 波形图 、 卡诺图五种。4.“全1出0，有0出1”描述的逻辑关系是 与非逻辑 。5. 0 ， 1 。6. ， A+B ， A 。7. 时，函数之值为 1 。8. 二进制的基数是 2 ，其第位的权值是 2i-1 。9. 在二-十进制码中，1位十进制数用 4 位二进制码表示，8421BCD码从高位到低位的权值依次为 8、4、2、1 。10.（93）10=（ 101 1101 ）2，（93）10=（ 1001 0011 ）8421BCD11. 最简与或式的标准有两个，即 与项数最少 、 每个与项中变量数最少 。12. 常用的集成组合逻辑电路有 编码器 、 译码器 、

7、数据选择器 等。13. 编码器的功能是将输入信号转化为 二进制代码输出 。14. 编码器可分为 二进制编码器 和 二十进制编码器 ，又可分为 普通编码器 和 优先编码器 。15. 常用的译码器电路有 二进制译码器 、 二十进制译码器 和 显示译码器 等。 16. 七段显示译码器74LS48输出高电平有效，用以驱动共阴极LED显示器。当输入时，输出= 1011011 ，显示字形 5 。17. 数据选择器的逻辑功能是 从2n个输入信号中选择一个送到唯一输出端 ；数据分配器的逻辑功能是 根据地址信号的要求将公共总线上的一路输入数据分配到指定输出通道上去 。二、 选择题1.“入1出0，入0出1”的逻辑

8、运算关系属于 C 。A. 与运算 B. 或运算 C. 非运算 D. 与非运算2. 使函数的值为0的变量取值组合为 C 。A. 00、11 B. 00、10 C. 01、10 D. 01、113. 使函数之值为1的变量取值组合是 A 。A. 00 ，至少有一个0 B. 01 ，至少有一个1C. 10 ，11 D. 11 ，任意组合4. ，当时， D 。A. B. C. D. 5. 3个逻辑变量的取值组合共有 C 种。A. 3 B. 6 C. 8 D. 166. 下列逻辑函数属于与非式的是 B 。A. B. C. D. 7. 与相等的式子是 A 。A. B. C. D. 8. 图1所示波形关系的逻

9、辑函数表达式为 C 。A. B. C. D. 图1 选择题8用图ABY9. 表1所示的真值表，其函数式为 C 。A. B. C. D. 10. 余3码的0011对应的十进制数是 C 。A. 3 B. 6 C. 0 D. 911. 二进制数1001 0110转换为十进制，应得 A 。A. 150 B. 151 C. 96 D. 9812. 十进制数35转换为二进制数得 A ，转换为8421BCD码得 C 。A. 100011 B. 100001 C. 00110101 D. 0101001113. 属于无权码的是 B 。A. 8421码 B. 余3码 C. 2421码 D. 自然二进制码14.

10、组合逻辑电路通常由 A 组成。A. 门电路 B. 编码器 C. 译码器 D. 数据选择器15. 8线-3线优先编码器74LS148，低电平输入有效，反码输出。当对编码时，输出为 C 。A. 000 B. 101 C. 010 D. 10016.优先编码器同时有两个或两个以上信号输入时，是按 D 给输入信号编码。A. 高电平 B. 低电平 C. 高频率 D. 高优先级17. 8421BCD译码器74LS42输出低电平有效，当输入时，其输出等于 D 。图2 选择题18用图01A1D1D24选1MUXBAA0D0YD3A. 0000000010 B. 1011111111 C. 0100000000

11、 D. 111111110118. 4选1数据选择器构成逻辑函数产生器的电路连接如图2所示，该电路实现的逻辑函数是 C 。A. B. C. D. 四、计算题1. 将下列十进制数转换为二进制数。（1）（25）10=（11001）2 （2）（53.25）10=（110101.01）22. 将下列二进制数转换为十进制数。（1）（1001）2 =（9）10 （2）（1001011）=（75）103. 将下列各数转换为8421BCD码。（1）（100011）2 =（0011 0101）8421BCD （2）（231）10=（0010 0011 0001）8421BCD4. 将下列数码分别看作自然二进制数

12、和8421BCD码，求出相应的十进制数。（1） 10010111 （2） 0101 0110 0011（10010111）2=（151）10 （0101 0110 0011）2=（1379）10 （10010111）8421BCD=（97）10 （0101 0110 0011）8421BCD=（563）10五、组合逻辑电路设计题1. 某产品有A、B、C、D四项指标。其中规定主要指标A、B必须满足要求，其余指标C、D只要有一个达标即可判定产品Y为合格。试设计一个逻辑电路实现此产品合格判定功能，要求：（1）列出真值表，（2）写出输出函数的最简与或式，（3）画出用与非门实现该电路的逻辑图。解:（1）

13、（2） （3） B YA D C 2. 现有三个车间，每个车间各需10kW电力，这三个车间由两台发电机组供电，一台功率为10kW，另一台功率为20kW。三个车间经常不同时工作。试用与非门和异或门设计一个逻辑电路，能够根据各车间的工作情况，以最节约电能的方式自动完成配电任务。解:（1）（2） C Y2Y1=1=1A B （3）3. 用集成译码器74LS138和4输入与非门实现表2所示真值表的逻辑功能。先写出逻辑表达式，再画出逻辑电路图。解:（1） S2S1+5V74LS138Y1S2AS2BY2Y3Y5Y6Y0Y7S1A2A1A0ABCY4（2）4. 分别用8选1数据选择器和4选1数据选择器实现

14、逻辑函数，画出逻辑图。5AD0A1D5D7D1D6D4A2A0YD2D3BC01774LS151ST解:（1） 4选1MUXCBA0D1A0D0D2D3A1EY（2）5. 设计一个电路实现图3所示的逻辑功能。要求：（1）列出真值表，（2）写出函数表达式，（3）用4选1数据选择器实现电路。ABY图3 组合逻辑电路设计题5用图解:（1）（2） （3）BAD1A0D0D2D3A1EY4选1MUX0110六、组合逻辑电路分析题1. 试分析图4所示电路的逻辑功能。图4 电路分析题1用图YA B C 解:（1） （2）（3） 三人表决器电路2. 试分析图5所示电路的逻辑功能。图5 电路分析题2用图111Y

15、A B 11解： 二变量同或电路3. 图6是BCD-七段显示译码/驱动器74LS48驱动一位数码管的连接方法。请问，当输入8421BCD码为时，图中发光二极管的亮灭情况如何？数码管显示的字形是什么？图6 电路分析题3用图BCD码输入1001174LS48七段数码管BS2011k7解:a、b、c、d、g亮，e、f灭。显示“3”。4. 二-十进制译码器74LS42按图7连接。请列出电路的真值表，说明电路的逻辑功能。图7 电路分析题4用图 使能输入地址码输入闲置74LS42解: 由真值表可知，电路实现3线-8线译码器的逻辑功能。5. 3线-8线译码器74LS138构成的电路如图8所示，为输入变量。试

16、写出输出函数的最简与-或表达式，列出真值表，描述此电路的逻辑功能。图8 电路分析题5用图+5V74LS138 解：（1） （2）（3）判奇电路第3章 集成触发器一、填空题：1触发器有 两 个稳定状态，当，时，称为 0 态；当，时，称为 1 态。2基本RS触发器有保持 、置0 、置1 功能；D触发器有 置0 和 置1功能。3JK触发器具有 保持 、 置0 、置1 和 翻转 的功能。4欲使JK触发器实现的功能，则输入端J应接 高电平，K应接高电平。5触发器的逻辑功能通常可用真值表、 特性方程 、状态转换图 和 工作波形图 四种方法描述。6. 由两个与非门组成的同步RS触发器，在正常工作时不允许输入

17、S=R=1，即约束条件为SR= 0 。7. 触发器按逻辑功能分为 RS 、 JK 、 D 、 T 、 T 五种类型。8. 欲将JK触发器转换为T触发器，只需令J= K = T ，去掉JK触发器的 置0 和 置1 两种功能即可。二、选择题：1由与非门组成的基本RS触发器，不允许输入和的变量取值组合为 A 。A. 0 0 B. 0 1 C. 1 0 D. 1 12存在空翻问题的触发器是 B 。A. 边沿D触发器 B. 同步RS触发器 C. 主从JK触发器3仅具有“置0”“置1”功能的触发器叫 C 。A. JK触发器 B. RS触发器 C. D触发器4仅具有“保持”“翻转”功能的触发器叫 B 。A.

18、 JK触发器 B. T触发器 C. D触发器5具有“置0”“置1“保持”和“计数翻转”功能的触发器叫 A 。A. JK触发器 B. D触发器 C. T触发器6仅具有“翻转”功能的触发器叫 B 。A. JK触发器 B. T触发器 C. D触发器7JK触发器用做T触发器时，控制端J、K正确接法是 B 。A. B.JK1 C. 8D触发器用做T触发器时，输入控制端D的正确接法是 B 。A. B. C. D19触发器由门电路构成，但它不同于门电路的功能，主要特点是 B 。A. 和门电路功能一样 B. 有记忆功能 C. 没有记忆功能10TTL型触发器的直接置0端Rd、置1端Sd正确用法是 C 。 A.

19、都接高电平“1” B. 都接低电平“0” C. 逻辑符号有小圆圈时，不用时接高电平“1”，没有小圆圈时，不用时接低电平“0”11当T触发器的T=1时，触发器具有 C 功能。A. 保持 B. 禁止 C. 计数 D. 置位12为防止空翻，应采用 C 结构的触发器。A. CMOS B. TTL C. 主从或维持阻塞13存在一次翻转现象的触发器是 C 。A. 边沿JK或边沿D触发器 B. 同步RS触发器 C. 主从JK触发器14. 以下触发器受输入信号直接触发的是 A 。A. 基本RS触发器 B. 同步RS触发器 C.JK触发器15.不能用作计数器的触发器是 A 。A. 同步RS触发器 B. 边沿D触

20、发器 C.边沿JK触发器16. 在CP有效时，若JK触发器的J、K端同时输入高电平，则其次态将会 D 。A. 保持 B. 置0 C. 置1 D. 翻转17. 存在不定状态的触发器是 A 。A. RS触发器 B. D触发器 C.JK触发器 D. T触发器四、画图题1在基本RS触发器中，已知、的波形如图1所示，试画，的波形。(初态)图1 画图题1用图QQ2在同步RS触发器中，已知R、S的波形如图2所示，试画，的波形。(初态)解：图2 画图题2用图QQ3已知D锁存器有输入波形如图3所示，试画出其Q端的波形（设触发器初态为Q=0）。 图3 画图题3用图CPDQ解：4画出两种JK触发器的逻辑符号：（略）

21、(1) CP脉冲上升沿触发有效；（2）CP脉冲下降沿触发有效。5若JK触发器初态为0，试根据图4中CP、J、K端波形画出，的波形。图4 画图题5用图上升沿触发下降沿触发QQQQ6 已知CP，D和T的输入波形如图5，试画出其相应的输出波形。设初态。图5 画图题6用图QQ7. 在图6（a）所示电路中，加入图6（b）所示的输入波形，试画出其Q端波形，设触发器初态为Q=0。Q(a)ID QCI &XCPCPX(b)图6 画图题7用图QD=XQ8如图7各触发器，可设其初态为或。试分别画出各电路对应4个CP脉冲作用下的输出端的波形。CP IJCIIK CPIJCIIK图7 画图题8用图（a）（b）（c）（

22、d）IJCIIK CPCIID CPCP Q （c）CP Q （a）CP Q=0 （b）CP Q （d）解： 9如图8所示为两个D触发器构成的时序电路。设第0个CP即初始状态时，试画出在4个CP脉冲作用下、端的波形，列出输出组合对应输入CP脉冲顺序的真值表。Q0 Q1 CPIDCIIDCI图8 画图题9用图D0=Q1，D1=Q0解： CPQ0 Q1 波形图状态图00Q1Q0011011第4章 时序逻辑电路一、填空题1. 对于时序逻辑电路来说，某一时刻电路的输出不仅取决于当时的 输入状态 ，而且还取决于电路 原来的状态 。所以时序电路具有 记忆 性。2. 计数器的主要用途是对脉冲进行计数，也可以

23、用作 分频和定时等。3. 用n个触发器构成的二进制计数器计数容量最多可为2n-1。4. 计数器按计数进位制，常用的有二进制、十进制计数器。5. 用来累计和寄存输入脉冲数目的部件称为计数器。6. 寄存器可分成基本寄存器和移位 寄存器。7. 4位移位寄存器经过4 个CP脉冲后，4位数码恰好全部移入寄存器，再经过 4 个CP脉冲，可以得4位串行输出。8. 寄存器主要用来暂时存放二进制数据或代码，是一种常用的时序逻辑部件。9. 一个触发器可以构成1位二进制计数器，它有2种工作状态，若需要表示n位二进制数，则需要n个触发器。10. 在计数器中，若触发器的时钟脉冲不是同一个，各触发器状态的更新有先有后，则

24、这种计数器称为异步计数器。11. 在计数器中，当计数脉冲输入时，所有触发器同时翻转，即各触发器状态的改变是同时进行的，这种计数器称为同步计数器。二、选择题1. 一个4位二进制加法计数器起始状态为1001，当接到4个脉冲时，触发器状态为C 。A. 0011 B. 0100 C. 1101 D. 11002. 构成计数器的基本单元是C。A. 与非门B. 或非门C. 触发器D. 放大器3. 某计数器在计数过程中，当计数器从111状态变为000状态时，产生进位信号，此计数器的计数长度是A。A. 8 B. 7 C. 6 D. 34. 4个触发器可以构成C 位二进制计数器。A. 6位 B. 5位 C. 4

25、位 D. 3位5. 4位二进制计数器有C计数状态。A. 4个 B. 8个 C.16个 D. 32个6. 一位8421BCD码十进制计数器至少需要B个触发器。A. 3个 B. 4个 C. 5个 D. 6个7. 要组成六进制计数器，至少应有 A 个触发器。A. 3个 B. 4个 C. 5个 D. 6个8. 寄存器由 C 组成。A. 门电路 B. 触发器 C. 触发器和具有控制作用的门电路。9. 移位寄存器工作于并入并出方式，则信息的存取与时钟脉冲CP A 关。A. 有 B. 无 C. 时有时无10. 一个4位二进制加法计数器初始状态为0000，经过2008次CP触发后它的状态将变为 C 。A. 0

26、000 B. 0110 C. 1000 D. 100111. 利用M进制计数器构成N（NM）进制计数器，异步清0法或异步置0法用于产生清0或置0信号的状态是 C ；同步清0法或同步置0法用于产生清0或置0信号的状态是 A 。A. SN-1 B. SN-2 C. SN D. SN+1图1 选择题12用图CPQ0Q1Q212. 分析图1所示计数器的波形图，可知它是 B 进制计数器。A. 二进制计数器 B. 五进制计数器C. 六进制计数器D. 十进制计数器四、综合分析题1. 试画出由D触发器组成的四位右移寄存器逻辑图，设输入的4位二进制数码为1101，画出移位寄存器的工作波形。解：110111056

27、7812341CP DSR Q3Q2Q1Q01011011010000000001101 2. 在图2所示的逻辑电路中，试画出Q1和Q2端的波形，时钟脉冲的波形CP如图所示。设初始状态Q1=Q2=0。图2 综合题2用图 解：1234CPQ1Q23. 根据图3所示的逻辑图及相应的CP、和D的波形，试画出Q1端和Q2端的输出波形，设初始状态Q1=Q2=0。图3 综合题3用图 CP12345Q1Q2DRD解：4. 电路如图4所示，试画出Q1和Q2的波形。设两个触发器的初始状态均为0。解：图4 综合题4用图1234CPQ2Q1图5 综合题5用图5. 图5是一个自循环移位寄存器逻辑图，触发器初始状态为1

28、00，在CP端连续输入6个时钟脉冲，用表格形式列出在6个时钟脉冲作用下3个触发器的状态变化。解: 或图6 综合题6用图6. 电路如图6所示。设QA=1，红灯亮；QB=1，绿灯亮；QC=1，黄灯亮。试分析该电路，说明三组彩灯点亮的顺序。初始状态三个触发器的Q端均为0。解:由状态表可知，此三组彩灯点亮的顺序为：红灯亮-绿灯亮-黄灯亮-全亮-全灭再依次循环。9. 74LS194连成图9所示电路。先清0，再使M1M0=01。在时钟脉冲的作用下，电路的状态如何变换？列出状态转换表，画出状态转换图，说明该电路为模几计数器。图9 综合题9用图16 15 14 13 12 11 10 9 1 3 4 5 6 7 8 2 VCC74LS194 CPM1Q3Q0Q1Q2M0 DSRD0D1D2D3DSLGND1 答：该电路为模8计数器。状态表与状态图如下：001111100000000111001000Q3Q2Q1Q011110111