《DDR的VTT电源应用及其优化.doc》由会员分享，可在线阅读，更多相关《DDR的VTT电源应用及其优化.doc（2页珍藏版）》请在三一办公上搜索。
1、摘要：针对高速 DDR 总线中的信号完整性问题，本文在分析现有的端接方式后，提出了一种新的 VTT 端接方式。在分析和设计的 过程中，使用了 Cadence 仿真软件。然后根据仿真结果对相关参数进行了优化。最后，对仿真所得到的数据进行了实际测试验证，并且 根据以上结果总结了设计规则。关键词：DDR VTT SSTLVTT 电源的电流流向随着总线状态的变化而变化。因此，VTT 电源需要提供电流和吸收电流(source & sink)。由于VTT 电源必须在 1/2 VDDQ 提供和吸收电流，因此如果通 过分流设计 VTT 而又不能允许电源吸收电流，那么就不能使用一个标准的开关电源，使用 LP29
2、96 可以提供电流和 吸收电流，这就是为什么需要专用电源的原因。而且，由于连接到 VTT 的每条信号线都有较低的阻抗，因而电源就必 须非常稳定，在这个电源中的任何噪声都会直接进入信号 线，如果噪声很大，相对比较器的 VREF 来说，大到一定程度时就会引起误触发。总线信号输出为高阻时总线上的电 平为 VTT，输出为 0；当有高低电平输出时，总线信号以VTT 电压为中心上下摆动，如图 2 所示。当总线信号电压 超过比较器的阀值电压时，它将输出一个如图 2 所示的同对于 DDR2 和 DDR3 的电源设计，DDRSDRAM 系统通常要求有三个电源，分别为 VDDQ、VTT 和 VREF。而VTT 主
3、要为 DDR 的地址、控制线等信号的信号完整性而 提供的终端电阻电源，同时 JEDEC 标准 JESD8- 15(用于SSTL_18)定义了 VTT 要跟随 VDDQ。为了满足 JEDEC 标 准，大部分设计地址线设计通常进行如图 1 的端接匹配设计。使用了一个专用的终端电阻电源调整器 LP2996，为每 根控制信号的端接电阻提供上拉电源，同时若干个终端电阻上又增加了一个去耦电容，增加了设计的密度和成本。 向电压。在这个系统中，比较器的阀值电压为电源所提供而有一些设计的 DDR 并没有使用 VTT 电源和端接电阻， 的 VREF 电压；如果没有端接电阻，总线信号没有了直流偏置，控制器的输出在
4、0V 和 VDD 之间摆动；但对于 DDRSDRAM 来说，其内部的输出电平是一样的。去掉端接之只是在控制器端接了一个串阻；相对来说，简洁一些，同时不使用 LP2996 也降低了成本。什么时候可以不用 VTT 电 源，什么时候需要用 VTT 电源，甚至是否可以不用 VTT 电 源和串阻？针对此问题，本文进行了分析、仿真和验证，为 设计简洁化设计提供建议。对于 VTT 电源，只要为控制线的端接电阻提供上拉电前和之后，DDR SDRAM 侧的输入输出动态电流都很小，因为总线信号连接到 DDR SDRAM 的 CM OS 的栅极，输入阻抗几乎是无穷大。从上面的分析可以知道，地址线使用末端匹配时会用源
5、，在保证信号完整性的前提下，是可以去掉端接电阻的。 到 VTT 电源，VTT 电源在匹配时要提供电流和吸收电流。故在保持信号完整性的前提下，可以将端接电阻和 VTT 电但我们也需要知道为什么需要一个专用的终端电源调节的接口， 源省去。针对于此，下面进行仿真和验证，看什么情况下可器，以及去掉它是否会有影响。DDR2 和 DDR3以不用端接电阻和 VTT 电源。从上面分析可以知道，只要保证地址线和控制线的信 号完整性，可以将端接电阻去掉。下面针对不同的负载，进使用的是 SSTL 电平，通过对 SSTL 电平的分析就可以知道 VTT 电源的作用了。DDR 存储器具有推挽式的输出缓冲，而输入接收器是一
6、个差分级，要求一个参考偏压中点 VREF。因此，当使 行 SI 仿真，看在什么情况下可以将端接电阻去掉。用端接电阻的时候，VTT 电源能够提供电流和吸收电流。一个负载 DRAM（上接第 282 页）次风机入口挡板开度必须控制在 40% 以下，通过增大风 机频率来提高一次风量，一次风机频率不低于 38HZ，降低 风量通过关小入口挡板控制。床料瞬间塌落造成一次风量 急剧降低，立即增大两台风机变频器频率，迅速提高到正 常流化风量，否则，造成含氧量过低可能发生爆燃或者结 焦事故。应立即停止煤泥、给煤设备运行。达到流化风量 后，及时投入给煤，维持床温的稳定。4.2 合理控制混煤燃烧量和给煤颗粒度配比，使
7、床料 颗粒度配比合理、稳定。控制给煤粒度 2mm 以下的在65% 左右。不论负荷高低，给煤量控制在 15t/h 左右，以补充大颗粒床料。4.3 工况发生变化，及时调整相关参数。当负荷需要 增加时，先略提二次风量，一次风量尽可能保持不变（当二 次风量提高到最大后，根据含氧量逐步微调一次风量），增 大给煤量或煤泥量，观察床压变化趋势，合理微调滚筒冷渣器转速，禁止忽高忽低，使床压确保稳定正常。5 结束语循环流化床锅炉燃烧技术是一种新型的能源清洁技 术，床压异常波动的解决可从对给煤颗粒度的控制、一次 风机平稳、运行参数的调整等几个方面来达到。对策实施 后，床压异常波动幅度得以降低。参考文献：1朱凯强著
8、. 循环流化床锅炉设备与系统，中国电力出版社，2009.2芩可法，倪明江，池涌，程乐鸣等著. 循环流化床锅炉理论设 计与运行，中国电力出版社，2007.3吕俊复，张建胜，岳光溪著. 循环流化床锅炉运行与检修，中国水利水电出版社，2010.4张贵行，王禹民，黄其励等著. 电力工程师手册，中国电力出 版社，2007.5何川，郭立军泵与风机，中国电力出版社，2008.23.00ns1.491.3910 01020308对于一个负载情况，用 freesacle 的 DDR 控制器 ibis模型和 HYNIX 的 DDR3 ibis 模型进行仿真，用常用的工 作频率 333M hz 进行仿真。去掉并联端
9、接匹配，如果不加串阻匹配，会有过冲，经过仿真比较，对于控制器来说，对 驱动器为全驱、半驱，串阻从 10 欧姆到 60 欧姆进行扫描，最优的匹配是 DDR 控制器用半驱动，源端接串阻 20 欧姆 或者 30 欧姆，结果如图 1 所示。图 1 中蓝色、红色波形分别为源端串 20 欧姆、30 欧姆，驱动为半驱时的 DDR3 内 部波形。图 3 四个负载 DRAM 的 flyby 拓扑仿真结果对于八个负载情况，使用了 flyby（菊花链）型走线，并 且使用了末端并联端接 VTT 匹配。将 VTT 匹配去掉之后 进行全驱和半驱仿真，如图 4；从图 4 可以知道，去掉 VTT并联匹配后，位于菊花链前面 6
10、 个的波形已经严重失真，不满足要求。图 1 一个负载仿真结果两个负载 DRAM对于两个负载情况，DDR 控制器为半驱动，将 VTT 匹 配去掉之后的拓扑进行仿真，从图 2 可以知道，去掉 VTT并联匹配后，DDR3 内部波形满足要求；相对之前波形，幅 度有所提高，但并未产生过冲，数据的沿会变缓，但对于时序影响不大。实测发现与仿真结果基本一致。图 4 八个负载 DRAM 的 flyby 拓扑仿真对于树形结构，VTT 匹配去掉之后进行全驱和半驱仿 真，发现上升沿比较缓，幅度衰减比较大，已经不满足要求 了。从前面的仿真结果可以知道，对于一个负载情况下，可以去掉 VTT 电源，但是需要在源端串联电阻保
11、证信号质量。对于两个负载情况，无论是树形拓扑还是 flyby 拓扑，都可以将 VTT 电源去掉，而且不需要在源端加串联电阻。对于 4 个负载情况，flyby 拓扑无法去掉 VTT 电源，树形结构可以去掉 VTT 电源，源端无需加串阻。对于 8 个负载情 况，无论树形拓扑还是 flyby 拓扑都无法将 VTT 电源去掉。从前面的仿真和实测可以知道，对于只有两个 DDR 负载情况，地址和控制线上的 VTT 终端电阻和去耦电容可 以删除，提高设计简洁度；对于四个负载情况，可以后续设 计可以考虑使用树形拓扑，预留 VTT 电源，然后实测验证 是否可以去掉 VTT 终端电阻和去耦电容。参考文献：1Ste
12、phen H.Hall,Garrett W.Hall,James A.M cCall.High- speed digital system design:a handbook of interconnect theory and design.20002DDR2 SDRAM SpecificationS.2008.3DDR3 SDRAM Standard JESD79- 3D，JEDEC，Septem-ber 2009.图 2 两个负载 flyby 拓扑无 VTT 端接的仿真结果对于两个负载的树形拓扑也进行了前仿真，走线为3000mil，对全驱和半驱分别进行了扫描，信号质量满足芯 片要求。四个负载 DRAM对于四个负载情况，使用了 flyby（菊花链）型走线，并 且使用了末端并联端接 VTT 匹配。将 VTT 匹配去掉之后进行全驱和半驱仿真，从图 5 可以知道，去掉 VTT 并联匹配后，位于菊花链前面 3 个的波形已经严重失真，如图 3所示，不满足要求，加源端串阻从 10 欧姆到 60 欧姆进行 扫描匹配，效果也不明显。对于四个负载的树形拓扑，控制器使用半驱动和全驱 动扫描，走线为 3000mil，进行前仿真，信号质量满足芯片要求。八个负载 DRAM
