数字电容测试仪的设计.doc

《数字电容测试仪的设计.doc》由会员分享，可在线阅读，更多相关《数字电容测试仪的设计.doc（19页珍藏版）》请在三一办公上搜索。

1、安 康 学 院电子技术课程设计报告书课题名称：简易数字电容测试仪姓 名：彭红梅学 号：2010222322院 系：电子与信息工程系专 业：电子信息工程指导教师：崔志军 王磊时 间：2012年6月14日一、设计任务及要求：1、设计任务：1、设计一个数字电容测试仪，测试范围为1000pF999uF；2、测量结果用3位数字显示。2、要 求：1、设计一个数字电容测试仪；2、测量范围为1000pF999uF；3、测量结果用3位数字显示；4、组装、调试电容数字测量仪单元电路和整机系统；5、画出数字式电容测量仪的电路图，写出设计报告。指导教师签名： 年 月 日 二、指导教师评语：指导教师签名： 年 月 日

2、三、成绩评定：指导教师签名： 年 月 日四、系部意见：系部盖章： 年 月 日设计项目成绩评定表设计报告书目录一、设计目的1二、设计思路1三、设计过程11、整机框图12、各部分电路设计23、计数、译码和显示电路44、数字电容测试具体原理55、整机电路6四、系统调试与结果61、调试步骤：62、 存在的问题及解决方法6五、主要元器件与设备71、4511译码器72、十进制同步加法计数器CD4518,CD4520中文资料113、555 定时器12六、课程设计体会与建议131、设计体会132、设计建议13七、参考文献13一、设计目的1、掌握简易数字式电容测试仪的设计、组装与调试方法；2、熟悉相应的中大规模

3、集成电路的使用方法，并掌握其工作原理；3、学习基本理论在实践中综合运用的初步经验，掌握数字电路系统设计的基本方法、设计步骤；4、进一步熟悉和掌握常用数字电路元器件的应用；5、学习数字电路仿真、调试、测试、故障查找和排除的方法、技巧；6、培养实践技能，提高分析和解决实际问题的能力。二、设计思路1、设计时钟脉冲发生电路。2、设计可控制触发状态的电路。3、设计计数电路。4、设计译码显示电路。三、设计过程1、整机框图 为了实现对电容器容量的测量，应设法将电容容量的大小转换成与其成正比的脉冲宽度，再用计数器对该脉冲宽度时间内通过的脉冲数进行计数并显示测量结果。根据上述分析，可用单稳态触发器将被测电容的容

4、量变换成与之成正比的正脉冲宽度，再用该脉冲控制计数器对标准脉冲进行计数。如被测电容容量大，则输出脉冲宽度大，计数器记得脉冲数就多，反之输出脉冲宽度小，记得脉冲数也就少。因此，计数器测得的脉冲数的多少与被测电容容量的大小是成正比的。根据上述分析，电容发生仪应由标准脉冲发生器、单稳态触发器、测量控制电路、计数器、译码器和显示器等部分组成，其原理框图如图1所示。图中的微分电路用以将单稳态触发器输出的控制脉冲变换成正负相间的尖脉冲，并取出正脉冲使计数器在测量脉冲前清零。Cx标准脉冲发生器计数器单稳态触发器测量控制电路译码器显示器微分电路图1 数字电容测量仪的原理图2、各部分电路设计2.1 时钟脉冲发生

5、器由于电容测试仪对精度要求不高，因此时钟脉冲发生器可以用555定时器和RC定时元件组成。555定时器内部结构及其工作原理： 555集成时基电路称为集成定时器，是一种数字、模拟混合型的中规模集成电路，其应用十分广泛。该电路使用灵活、方便，只需外接少量的阻容元件就可以构成单稳、多谐和施密特触发器，因而广泛用于信号的产生、变换、控制与检测。它的引脚图及各个引脚功能如下：图3.1 555定时器内部结 1脚：GND(或Vss)外接电源负端VSS或接地，一般情况下接地； 8脚：VCC(或VDD)外接电源VCC，双极型时基电路VCC的范围是4.516V，CMOS型时基电路VCC的范围为318V。一般用5V；

6、3脚：OUT（或Vo）输出端；2脚：TR低触发端；6脚：TH高触发端；4脚：R是直接清零端。当R端接低电平，则时基电路不工作，此时不论TR、TH处于何电平，时基电路输出为“0”，该端不用时应接高电平；5脚：CO(或VC)为控制电压端。若此端外接电压，则可改变内部两个比较器的基准电压，当该端不用时，应将该端串入一只0.01F电容接地，以防引入干扰；7脚：D放电端。该端与放电管集电极相连，用做定时器时电容的放电。电阻分压器由三个5k的等值电阻串联而成。电阻分压器为比较器C1、C2提供参考电压，比较器C1的参考电压为2/3Vcc，加在同相输入端，比较器C2的参考电压为1/3Vcc，加在反相输入端。比

7、较器由两个结构相同的集成运放C1、C2组成。高电平触发信号加在C1的反相输入端，与同相输入端的参考电压比较后，其结果作为基本RS触发器R端的输入信号；低电平触发信号加在C2的同相输入端，与反相输入端的参考电压比较后，其结果作为基本RS触发器S端的输入信号。基本RS触发器的输出状态受比较器C1、C2的输出端控制。555 定时器的功能主要由两个比较器决定。两个比较器的输出电压控制 RS 触发器和放电管的状态。在电源与地之间加上电压，当 5 脚悬空时，则电压比较器 C1 的同相输入端的电压为 2VCC /3，C2 的反相输入端的电压为VCC /3。若触发输入端 TR 的电压小于VCC /3，则比较器

8、 C2 的输出为 0，可使 RS 触发器置 1，使输出端 OUT=1。如果阈值输入端 TH 的电压大于 2VCC/3，同时 TR 端的电压大于VCC /3，则 C1 的输出为 0，C2 的输出为 1，可将 RS 触发器置 0，使输出为 0 电平。555定时器功能如表1所示： 表1 555定时器功能表输 入输 出复位u11u12输出u0晶体管T00导通10导通11截止1保持保持 555的应用：（1）构成施密特触发器，用于TTL系统的接口，整形电路或脉冲鉴幅等；（2） 构成多谐振荡器，组成信号产生电路；振荡周期： T=0.7（R1+2R2）C（3）构成单稳态触发器，用于定时延时整形及一些定时开关中

9、。555应用电路采用这3种方式中的1种或多种组合起来可以组成各种实用的电子电路，如定时器、分频器、脉冲信号发生器、元件参数和电路检测电路、玩具游戏机电路、音响告警电路、电源交换电路、频率变换电路、自动控制电路等。 555定时器是该部分电路设计的核心器件，电路如图所示，其振荡周期可以用以下式子计算：T=0.7(+2)由此可知，调整、和的参数可改变时钟脉冲的周期，控制端对接地的电容0.01uF用以消除干扰，电位器用以调节555定时器内部两个电压比较器的基准电压，可用于微调振荡频率。图2 时钟脉冲发生器和控制脉冲电路 图3 时钟脉冲波形图为使测试更方便， 根据T=0.7(+2)，通过调整时钟脉冲发生

10、器、的值，使其振荡频率为1KHz，则其周期T=1ms.2.2 单稳态触发器电路如图4所示。它的主要作用是将被测电容容量的大小转化成与之成正比的脉冲宽度。单稳态触发器由定时器555和RC定时元件组成。其工作原理如下：测量控制电路由、和或门组成，主要用于提供单稳态触发器的负触发脉冲。未加触发信号时，单稳态触发器处于稳定状态，端输出低电平，使端为低电平，多谐振荡器停止振荡。这时或门7432N输入点为高电平，单稳态触发器的触发输入端也为高电平，电容两端的电压为0伏。当被测电容接入电路后，只要按一下测量开关，输入点产生一个负尖脉冲，通过或门使触发输入端产生负跳变，单稳态触发器进入暂稳态状态，这时输出端低

11、电平正跳跃到高电平，其一方面通过、组成的微分电路及二极管输出的正尖脉冲使其计数器清零，同时使时钟脉冲发生器为高电平，多谐振荡器开始振荡，输出端输出的时钟脉冲送入计数器进行计数。在单稳态触发器进入暂稳态期间，VCC经对被测电容进行充电。当暂稳态结束时，输出端由高电平负跃到低电平， 为低电平，多谐振荡器停止振荡，计数器停止工作。暂稳态维持的时间就是单稳态触发器输出的脉冲宽度，可用下式进行计算：=1.1由上式可以看出：单稳态触发器输出脉冲宽度时间内测得的时钟脉冲个数与被测电容的容量大小成正比。 图4 单稳态触发器脉冲信号产生电路2.3计数、译码和显示电路2.3.1计数器计数器主要用来对时钟进行计数并

12、送入显示电路显示。计数器选用4518进行设计较简便。十进制同步加法计数器CD4518,CD4520中文资料 CD4518/CC4518是二、十进制（8421编码）同步加计数器，内含两个单元的加计数器，其功能表如真值表所示。每单个单元有两个时钟输入端CLK和EN，可用时钟脉冲的上升沿或下降沿触发。由表可知，若用ENABLE信号下降沿触发，触发信号由EN端输入，CLCK端置“0”；若用CLCK信号上升沿触发，触发信号由CLCK端输入，ENABLE端置“1”。RESET端是清零端，RESET端置“1”时，计数器各端输出端Q1Q4均为“0”，只有RESET端置“0”时，CD4518才开始计数。 CD4

13、518采用并行进位方式，只要输入一个时钟脉冲，计数单元Q1翻转一次；当Q1为1，Q4为0时，每输入一个时钟脉冲，计数单元Q2翻转一次；当Q1=Q2=1时，每输入一个时钟脉冲Q3翻转一次；当Q1=Q2=Q3=1或Q1=Q4=1时，每输入一个时钟脉冲Q4翻转一次。这样从初始状态（“0”态）开始计数，每输入10个时钟脉冲，计数单元便自动恢复到“0”态。若将第一个加计数器的输出端Q4A作为第二个加计数器的输入端ENB的时钟脉冲信号，便可组成两位8421编码计数器，依次下去可以进行多位串行计数。CD4520/CC4520为二进制加计数器，由两个相同的内同步4级计数器构成。计数器级为D型触发器，具有内部可

14、交换CP和EN线，用于在时钟上升沿或下降沿加计数。在单个单元运算中，EN输入保持高电平，且在CP上升沿进位。CR线为高电平时，计数器清零。计数器在脉动模式可级联，通过将Q3连接至下计数器的EN输入端可实现级联，同时后者的CP输入保持低电平。在本部分电路设计中CP用于上升沿触发，要求EN=1；EN用于下降沿触发，要求CP=0。CR是异步复位端，高电平有效，正常计数时CR=0。这里，我们要测量的电容范围是0到999pF，需要三位十进制计数器进行级联。其级联的方法是将低位的端接高位的EN端，高位计数器的CP端接地。其输出端输出8421BCD码，接显示译码器的代码输入端。电路如图4所示。 图4 三级十

15、进制计数器（2） 译码器电路译码显示电路的设计比较简单，只需选择合适的4线-7线显示译码器，并将计数器输出的8421BCD码作为显示译码器输入的代码，译码器器7段的输出信号和七段LED数码显示器相应段相连后，则七段数码显示器便显示相应的十进制数字。显示译码器选用4511其引脚图如下：其功能介绍如下： BI：4脚是消隐输入控制端，当BI=0 时，不管其它输入端状态如何，七段数码管均处于熄灭（消隐）状态，不显示数字。 LT：3脚是测试输入端，当BI=1，LT=0 时，译码输出全为1，不管输入 DCBA 状态如何，七段均发亮，显示“8”。它主要用来检测数码管是否损坏。 LE：锁定控制端，当LE=0时

16、，允许译码输出。 LE=1时译码器是锁定保持状态，译码器输出被保持在LE=0时的数值。 A1、A2、A3、A4、为8421BCD码输入端。a、b、c、d、e、f、g：为译码输出端，输出为高电平1有效。 CD4511的内部有上拉电阻，在输入端与数码管笔段端接上限流电阻就可工作。CD4511功能简介：（1） 锁存功能 译码器的锁存电路由传输门和反相器组成,传输门的导通或截止由控制端LE的电平状态。 当LE为“0”电平导通，TG2截止；当LE为“1”电平时，TG1截止，TG2导通，此时有锁存作用。如图3-3（2）译码CD4511译码用两级或非门担任，为了简化线路，先用二输入端与非门对输入数据B、C进

17、行组合，得出、四项，然后将输入的数据A、D一起用或 非门译码。（3）消隐 BI为消隐功能端，该端施加某一电平后，迫使B端输出为低电平，字形消隐。消隐控制电路如图3-4所示。消隐输出J的电平为J= =（C+B）D+BI 如不考虑消隐BI项，便得J=（B+C）DCD4511的工作真值表：输 入 输 出 LEBILIDCBAabcdefg显示 XX0XXXX11111118X01XXXX0000000消隐 01100001111110001100010110000101100101101101201100111111001301101000110011401101011011011501101100

18、011111601101111110000701110001111111801110011110011901110100000000消隐 01110110000000消隐 01111000000000消隐 01111010000000消隐 01111100000000消隐 0111111000000消隐 111XXXX锁 存 锁存 8421 BCD 码对应的显示见下图在本部分电路设计中，其接线图如下：图5 译码器和数码显示电路4、数字电容测试具体原理 由以上各部分电路设计分析可知，时钟脉冲发生器振荡周期满足：T=0.7(+2) ，单稳态触发器输出的脉冲宽度=1.1，设计数器计数译码显示数据为N

19、，即单稳态触发器处于暂稳态，输出一个高电平脉冲时，时钟脉冲发生器振荡N次，满足=N*T，即1.1=N* 0.77(+2)， =N* 0.7*(+2)/1.1，计数显示结果N=0999。为简化计算过程，本电路设计通过调整、取值，使T=1ms， 则=N*T/（1.1）N*0.91*/，因此可通过选择各不同的，测得各量程范围内的值，每个量程可测得1000个值。最终通过各量程结合共同实现测出1000pF999uF电容值。5、 整机电路按照整机电路图接好电路，整体电路图如图6 运行结果分析：如图：取=1.1M，=0.1mF，测得N=123.根据理论计算：代入上述公式，即=N*T/（1.1）123*0.9

20、1*/（1.1*）1.1*F=0.11mF。与实际值相比，存在一定误差，误差约为10%，考虑到其它因素的影响，其结果具有一定的合理性。四、系统调试与结果检查整机电路接线无误后，方可进行个部分电路调试。1、调试步骤：(1)、调试时钟脉冲振荡器将和连线断开后接VDD，同时将和计数器的连线断开。接通电源VDD后，用示波器观察振荡器是否有振荡波形输出。(2)、调试单稳态触发器接入被测电容CX，按下开关S1，观察端是否有单个矩形脉冲输出。(3)、调试计数器、译码器和LED数码显示器将时钟振荡器端和第一级计数器的时钟端相连，接通电源VDD后，计数器开始计数，LED数码显示器应显示计数情况。(4)、整机调试

21、将端和VDD端断开，并和单稳态触发器的端相连，这时每按一次开关S1，计数器在OUT1端输出矩形脉冲期间计数器从开始记一次数，并调试振荡器的电位器RW，是显示的数字和被测电容CX的标称值接近。2、 存在的问题及解决方法 (1)电路设计本身就是个硬功夫，在设计初期，我的经验不足，设计的电路从排线到性能上，都与期望的结果相去甚远，通过查阅相关资料，经过反复的实践联系，最终设计出了结果简洁，思路清晰的电路图。(2)对于各集成芯片的选用时，由于应用软件的一些限制找不到想要的那个芯片，就得找同功能的芯片代替，这样导致寻找适当的芯片以及它的管脚功能成很大的问题，不过通过查资料对相关内容有了更深入的了解，同时

22、完成了设计任务。 (3)在开始调试电路时，由于预先对各元件参数没有做精确的计算，所以 (4)对电路图整体的布局使其变得更加美观，这也是电路设计的不可缺少的一部分。五、 主要元器件与设备Multisim软件集成电路 LM5552片，45183片，45113片，74LS321片。电 阻 56k2只，18021只，1.1Ml只，1.1kl只，1l只，1.11只，4.7K滑动变阻器1只。电 容 0.01uF3只，0.1 uF2只，1uF1只，5nF1只。其 它 共阴极显示器3只。六、课程设计体会与建议1、设计体会通过这次对数字数字电容测试仪的设计，让我了解了设计电路的程序，也让我了解了关于电容测试仪的

23、基本原理与设计理念。由于软件Multisim10中有些元件不存在，所以需要找其他同功能的元件代替；另外有部分元件本身功能有误，如部分开关元件。在连接电路之前，需要对电路原理即各芯片工作原理了如指掌，对相关参数作出合理预算，然后先分模块对各部分做出测试，再将整理电路连接；在连线过程中，应保证每一个连线的准确性，这样才能保证电路实现的有效性和快速性。当运行出现错误时，应对各模块作出相关测试并作改正，最终连接总图再做测试。电路运行成功后，应尽可能地使图形美观大方，给人以美的视觉效应。2、设计建议我希望老师在我们动手制作之前应先告诉我们一些关于所做电路的资料、原理，以及如何检测电路的方法，还有关于检测

24、芯片的方法。这样会有助于我们进一步的进入状态，完成设计。另外软件Multisim能够不断更新与完善，使其芯片更齐全，元件功能更准确。七、参考文献1 康华光. 电子技术基础. 北京：高等教育出版社，1999年；2 彭华林等编. 数字电子技术. 长沙：湖南大学出版社，2004年；3 金唯香等编. 电子测试技术. 长沙：湖南大学出版社，2004年；4 侯建军. 数字电路实验一体化教程. 北京：清华大学出版社，北京交通大学出版社，2005年；5 阎石. 数字电子技术基础. 北京：高等教育出版社，2001年；6 赵春华、张学军.电子技术基础仿真实验. 北京：机械工业出版社出版社，2007年；上交材料：(1)、要求纸制文档一份，用A4纸张打印。(2)、电子文档一份，用自己的学号和姓名命名文件名。(3)、必须有仿真和测试结果。