《《数字逻辑》仿真实验指导书.doc》由会员分享，可在线阅读，更多相关《《数字逻辑》仿真实验指导书.doc（24页珍藏版）》请在三一办公上搜索。
1、实验指导书 目录实验一 CMOS门电路的逻辑功能测试7实验二 数据选择器及其应用11实验三 组合逻辑电路的分析与设计14实验四 触发器R-S 、J-K、T、D16实验五 集成计数器20附录 部分集成电路引脚排列图23实验一 CMOS门电路的逻辑功能测试一、实验目的1、掌握Multisim仿真软件的使用。2、掌握CMOS集成与非门的逻辑功能。3、掌握CMOS集成与非门的测试方法。二、实验原理CMOS（Complementary Metal Oxide Semiconductor），互补金属氧化物半导体，电压控制的一种放大器件。是组成CMOS数字集成电路的基本单元。由NMOS和PMOS两种管子组成
2、的互补MOS电路，即CMOS电路。MOS集成电路特点：制造工艺比较简单、成品率较高、功耗低、组成的逻辑电路比较简单、集成度高、工作电压范围宽、逻辑摆幅大、抗干扰能力强，特别适合于大规模集成电路。一般陶瓷金属封装的CMOS集成电路，工作温度为-55 +125，电源电压工作范围为3V18V，逻辑高电平为“1”，低电平为“0”，其逻辑幅摆在VDD（电源电压）到VSS（地或电源负极）之间。它们的逻辑表达式分别为：与门 Y=AB 或门 Y=A+B 非门 Y=A 与非门 Y=(AB) 或非门 Y=(A+B) 异或门 Y=AB 同或门 Y=AB 下图分别是实验所用基本逻辑门电路的逻辑符号图。图基本逻辑门电路
3、与门的逻辑功能为“有0 则0，全1 则1”；或门的逻辑功能为“有1则1，全0 则0”；非门的逻辑功能为输出与输入相反；与非门的逻辑功能为“有0 则1，全1 则0”；或非门的逻辑功能为“有1 则0，全0 则1”；异或门的逻辑功能为“不同则1，相同则0”。三、实验设备与器件1、仪器个人电脑、Multisim仿真软件2、器件74HC01 二输入端四与非门四、实验内容及实验步骤1、根据教材第2.8节以及第4.5节内容，正确安装Multisim仿真软件，并熟悉在Multisim软件环境下组合逻辑电路的分析和设计方法。2、测试74HC01（2输入4与非门）逻辑功能选择74HC01芯片中任意一个与非门，如图
4、所示连接电路，拨动两输入逻辑电平开关，根据输出端指示灯亮与灭，检测与非门的逻辑功能，结果填入下表中。ABY0010111011103、利用与非门组成其他逻辑门电路组成非门电路将74HC01中任意一个与非门组成如下图所示的与门电路，输入端接逻辑电平开关，输出端接指示灯LED，拨动逻辑开关，观察指示灯LED的亮与灭，测试其逻辑功能，结果填入下表中。AY0110非门电路连接图 非门真值表组成与门电路将74HC01中任意两个与非门组成如下图所示的与门电路，输入端接逻辑电平开关，输出端接指示灯LED，拨动逻辑开关，观察指示灯LED的亮与灭，测试其逻辑功能，结果填入下表中。ABY000010100111与
5、门电路连接图 与门真值表组成或门电路将74HC01中任选三个与非门组成如下图所示的或门电路，输入端接逻辑电平开关，输出端接指示灯LED，拨动逻辑开关，观察指示灯LED的亮与灭，测试其逻辑功能，结果填入下表中。ABY000011101111或门电路连接图 或门真值表组成异或门电路将74HC01中的四个与非门按照下图所示的电路连线，输入端接逻辑电平开关，输出端接指示灯LED，拨动逻辑开关，观察指示灯LED的亮与灭，测试其逻辑功能，结果填入下表中。ABY000011101110异或门电路连接图 异或门真值表五、实验报告要求记录整理实验结果，并对结果进行分析。 逻辑电平单元拨上为高电平，拨下为低电平。
6、 实验中所说明的VDD在没有特别申明情况下都接5V（后同）。实验二 数据选择器及其应用一、实验目的1、掌握中规模集成数据选择器的逻辑功能和使用方法。1、 学习用数据选择器构成组合逻辑电路的方法。二、实验原理数据选择是指经过选择，把多个通道的数据传送到唯一的公共数据通道上去。实现数据选择功能的逻辑电路称为数据选择器。它的功能相当于一个多个输入的单刀多掷开关，其示意图如下：数据选择器74HC15174HC151是典型的集成电路数据选择器，它有3个地址输入端CBA，可选择D0D7，这8个数据源，具有两个互补输出端，同相输出端Y和反相输出端W。其引脚图如下图所示。 74LS151的引脚图表图三、实验设
7、备与器件1、仪器个人电脑、Multisim仿真软件2、器件74HC151（8选1数据选择器）、逻辑转换器四、实验内容及实验步骤1、测试八选一数据选择器逻辑功能测试打开Multisim软件，在面板上选择芯片74HC151和逻辑转换仪，按照如下电路图进行连接。记录逻辑转换仪所显示的真值表、逻辑表达式以及化简后的逻辑表达式。真值表：输入输出CBA000100110101011010011011110001110 逻辑表达式：ABC+ABC+ABC+ABC+ABC=AC+B2、（教材P213习题4.21）用八选一数据选择器设计3个开关控制一个电灯的逻辑电路，要求改变任何一个开关的状态都能控制电灯由亮变
8、灭或者由灭变亮。 写成设计过程（1）做出逻辑规定输出灯亮为1.输出灯灭为0.（2）写出真值表（3）画出接线图并按照设计在软件环境下连接电路并记录（4）验证逻辑功能3、（教程P65例4.2.2）用八选一数据选择器设计一个监视交通信号灯工作状态的逻辑电路。每组信号灯均由红、黄、绿三盏灯组成。正常工作情况下，任何时刻必有一盏灯点亮，而且只允许有一盏灯点亮。当出现其他五种点亮状态时，电路发生故障，这是要求发出故障信号，提醒维护人员前去维修。 写出设计过程 画出接线图并按照设计在软件环境下连接电路并记录验证逻辑功能五、实验报告要求1、用数据选择器对实验内容进行设计、写成设计全过程、画出电路图，记录软件电
9、路连接图并进行逻辑功能测试。2、对实验结果进行分析、讨论，总结实验收获、体会，提出建议。实验三 组合逻辑电路的分析与设计一、实验目的1、掌握组合逻辑电路的分析与设计方法。2、加深对基本门电路使用的理解。二、实验原理1、组合电路是最常用的逻辑电路，可以用一些常用的门电路来组合完成具有其他功能的门电路。例如，根据与门的逻辑表达式 得知，可以用两个非门和一个或非门组合成一个与门，还可以组合成更复杂的逻辑关系。2、分析组合逻辑电路的一般步骤是：(1) 由逻辑图写出各输出端的逻辑表达式；(2) 化简和变换各逻辑表达式；(3) 列出真值表；(4) 根据真值表和逻辑表达式对逻辑电路进行分析，最后确定其功能。
10、 3、设计组合逻辑电路的一般步骤与上面相反，是：(1) 根据任务的要求，列出真值表；(2) 用卡诺图或代数化简法求出最简的逻辑表达式；(3) 根据表达式，画出逻辑电路图，用标准器件构成电路；(4) 最后，用实验来验证设计的正确性。三、实验设备与器件1、仪器个人电脑、Multisim仿真软件2、器件74HC01 二输入端四与非门 四、实验内容及实验步骤1、分析电路的逻辑功能，写出输出表达式，列真值表，并通过仿真软件实验加以验证，说明电路功能。2、在举重比赛中，有3名裁判，其中1名为主裁判。当有两名以上裁判（其中必须有1名主裁判）认为运动员举杠铃合格，就按动电钮，可发出成绩有效的信号。请用与非门设
11、计该组合逻辑电路。其中A为主裁判、B、C为副裁判。写成设计过程 出接线图,并在软件环境下连接电路并记录。验证逻辑功能。3、用8选一数据选择器设计一个密码锁，锁上有三个按键A、B、C，当两个或两个以上的按键同时按下时，且A键必须按下，锁能被打开。用逻辑电平显示灯亮来替代锁，当符合上述条件时，将使逻辑电平显示灯亮，否则灯灭。写成设计过程 出接线图并在软件环境下连接电路并记录验证逻辑功能五、实验预习要求1、复习各种基本门电路的使用方法。2、实验前，画好实验用的电路图和表格。3、自己参考有关资料画出实验内容1、2、3的原理图，找出实验将要使用的芯片，以备实验时用。六、实验报告要求1、将实验结果填入自制
12、的表格中，验证设计是否正确。要求记录真值表、逻辑函数表达式、逻辑函数的最简式，做逻辑函数得变换，画出逻辑电路图，记录软件连接图并记录实验数据。2、总结组合逻辑电路的分析与设计方法。实验四 触发器R-S、J-K、T、D一、实验目的1、掌握基本RS、JK、T和D触发器的逻辑功能。2、掌握集成触发器的功能和使用方法。3、熟悉触发器之间相互转换的方法。4、结合教材6.6节内容学习并掌握时钟脉冲的连接方式。二、实验原理触发器是能够存储1位二进制码的逻辑电路，它有两个互补输出端，其输出状态不仅与输入有关，而且还与原先的输出状态有关。触发器有两个稳定状态，用以表示逻辑状态“1”和“0”，在一定的外界信号作用
13、下，可以从一个稳定状态翻转到另一个稳定状态，它是一个具有记忆功能的二进制信息存储器件，是构成各种时序电路的最基本逻辑单元。1、基本RS触发器图4-1为由两个与非门交叉耦合构成的基本RS触发器，它是无时钟控制低电平直接触发的触发器。基本RS触发器具有置“0”， 置“1”和保持三种功能。通常称为置“1”端，因为=0时触发器被置“1”； 为置“0”端，因为=0时触发器被置“0”。当=1时状态保持，当=0时为不定状态，应当避免这种状态。基本RS触发器的逻辑符号见图4-1（b），二输入端的边框外侧都画有小圆圈，这是因为置1与置0都是低电平有效。2、JK触发器在输入信号为双端的情况下，JK触发器是功能完善
14、、使用灵活和通用性较强的一种触发器。本实验采用74HC112双JK触发器，是下降边沿触发的边沿触发器。引脚逻辑图如图4-2所示： 图4-2 JK触发器的引脚逻辑图JK触发器的状态方程为：其中，J和K是数据输入端，是触发器状态更新的依据，若J、K有两个或两个以上输入端时，组成“与”的关系。和为两个互补输出端。通常把=0、=1的状态定为触发器“0”状态；而把=1，=0定为“1”状态。JK触发器常被用作缓冲存储器，移位寄存器和计数器。3、D触发器在输入信号为单端的情况下，D触发器用起来更为方便，其状态方程为： 其输出状态的更新发生在CP脉冲的上升沿，故又称为上升沿触发的边沿触发器，触发器的状态只取决
15、于时钟到来前D端的状态，D触发器的应用很广，可用作数字信号的寄存，移位寄存，分频和波形发生等。有很多型号可供各种用途的需要而选用。图4-3为双D（74HC74）的引脚排列图。图4-3 D触发器的引脚排列图 三、实验设备与器件1、仪器个人电脑、Multisim仿真软件2、器件74HC01 二输入四与非门74HC74 双正沿D触发器 74HC112 双负沿J-K触发器 四、实验内容及实验步骤1、测试基本RS触发器的逻辑功能按下图，用两个与非门组成基本RS触发器，输入端、接逻辑电平，输出端和接指示灯,测试它的逻辑功能,并画出真值表将实验结果填入表内。2. 验证 D 触发器逻辑功能将 正沿触发的74H
16、C74 的、D 连接到逻辑开关，CP 端接单次脉冲，Q 端和 Q 端分别接逻辑电平显示端口，接通是电源，按照表中的要求，改变、D 和 CP 的状态。在 CP 从 0 到 1 跳变时，观察输出端 Q * 的状态，将测试结果填入下表。DCP01101101101111113. 验证 JK 触发器逻辑功能将负沿触发的74HC112 的、J 和 K 连接到逻辑开关，Q 和 Q 端分别接逻辑电平显示端口，CP 接单次脉冲，接通电源，按照表中的要求，改变、J、K 和 CP 的状态。在 CP 从 1 到 0 跳变时，观察输出端Q * 的状态，并将测试结果填入表。JKCP0110110011011110111
17、1、实验五 集成计数器一、实验目的1、学会用触发器构成计数器。2、熟悉集成计数器。3、掌握集成计数器的基本功能。二、实验原理计数器是数字系统中用的较多的基本逻辑器件，它的基本功能是统计时钟脉冲的个数，即实现计数操作，它也可用与分频、定时、产生节拍脉冲和脉冲序列等。例如，计算机中的时序发生器、分频器、指令计数器等都要使用计数器。计数器的种类很多。按构成计数器中的各触发器是否使用一个时钟脉冲源来分，可分为同步计数器和异步计数器；按进位体制的不同，可分为二进制计数器、十进制计数器和任意进制计数器；按计数过程中数字增减趋势的不同，可分为加法计数器、减法计数器和可逆计数器；还有可预置数等等。1、用D触发
18、器构成异步二进制加法/减法计数器图5-1 2位二进制异步加法器如上图5-1所示，是由2个上升沿触发的D触发器组成的2位二进制异步加法器。图中各个触发器的反相输出端与该触发器的D输入端相连。将上图加以少许改变后，即将低位触发器的Q端与高一位的CP端相连，就得到2位二进制异步减法器，如下所示：图5-2 2位二进制异步减法器2、异步集成计数器74LS9074LS90为中规模TTL集成计数器，可实现二分频、五分频和十分频等功能，它由一个二进制计数器和一个五进制计数器构成。其引脚排列图和功能表如下所示：图5-3 74LS90的引脚排列图表5-1 74LS90的功能表三、实验设备与器件1、仪器个人电脑、M
19、ultisim仿真软件2、器件74HC74 双上升沿D触发器 74LS90 异步集成计数器 四、实验内容及实验步骤以下实验均在数字逻辑电路实验箱IC插座模块上进行，具体的芯片插法与前述实验相同，区别在于芯片的功能引脚不同，芯片之间的连接方法不同。1、用D触发器构成2位二进制异步加法、减法计数器。根据图5-4利用两片 74HC74 接成二位二进制加法计数器，输出端接逻辑分析仪，时钟端由信号发生器输入时钟脉冲信号，正确连接并经过调试将得到如图5-5所示波形。观察并记录Q1 和 Q0的输出状态，验证二进制计数功能。图5-4 2位二进制异步加法器图5-5 2位二进制异步加法器波形图按图5-2利用两片
20、74LS74 接成二位二进制减法计数器（参照图5-4接法），观察并记录软件连接图，Q1 和 Q0的输出状态，波形图，验证二进制计数功能。2. 按下图 (a) 用 74LS90 接成二进制计数器，由 CP1 逐个输入单次脉冲，（参照图5-4接法），观察并记录软件连接图，Q1 和 Q0的输出状态，波形图，验证其二进制计数功能。3. 按图 (b) 接成五进制计数器，由 CP2 逐个输入单次脉冲，（参照图5-4接法），观察并记录软件连接图，Q1 和 Q0的输出状态，波形图，验证其五进制计数功能。4. 按图(c) 接成 8421 码十进制计数器，由 CP1 输入单次脉冲，（参照图5-4接法），观察并记录
21、软件连接图，Q1 和 Q0的输出状态，波形图，验证其十进制计数功能。5. 按图 (d) 接成对称二五混合十进制计数器，由CP2输入单次脉冲，（参照图5-4接法），观察并记录软件连接图，Q1 和 Q0的输出状态，波形图，验证其计数功能。附录一 常用门电路和触发器使用规则 一、TTL门电路和CMOS电路的使用规则1、TTL门电路的使用规则1、接插集成块时，要认清定位标记，不能插反。2、对电源要求比较严格，只允许在5V+10的范围内工作，电源极性不可接错。3、普通TTL与非门不能并联使用（集电极开路门与三态输出门电路除外），否则不仅会使电路逻辑功能混乱，并会导致器件损坏。4、须正确处理闲置输入端。闲
22、置输入端处理方法：a）悬空，相当于正逻辑“1”，对于一般小规模集成电路的数据输入端，实验时允许悬空处理。但易受外界干扰，导致电路的逻辑功能不正常。因此，对于接有长线的输入端，中规模以上的集成电路和使用集成电路较多的复杂电路，所有的控制输入端必须按逻辑要求接入电路，不允许悬空。b）直接接电源电压Vcc（也可串入一只110K的固定电阻）或接至某一固定电压（+2.4VV4.5V）的电源上，或与输入端为接地的多余与非门的输出端相接。c）若前级驱动能力允许，可以与使用的输入端并联。5、负载个数不能超过允许值。6、输出端不允许直接接地或直接接5V电源，否则会损坏器件。有时为了使后极电路获得较高的输出电平，
23、允许输出端通过电阻接至VCC，一般取电阻值为35.1K。2、CMOS门电路的使用规则1、VDD接电源正极，VSS接电源负极（通常接地），不得接反。CC4000系列的电源允许电压在+3V+18V范围内选择，实验中一般选用+5V+15V。2、所有输入端一律不准悬空，闲置输入端的处理方法：按照逻辑要求，直接接VDD（与非门）或VSS（或非门）；在工作频率不高的电路中，允许输入端并联使用。3、输出端不准直接与VDD或VSS相连，否则将导致器件损坏。4、在装接电路，改变电路连接或插、拔电路时，均应切断电源，严禁带电操作。5、焊接、测试和存储时的注意事项：a)电路应存放在导电的容器内，有良好的静电屏蔽。b
24、)焊接时必须切断电源，电烙铁外壳必须良好接地，或拔下烙铁，靠其余热焊接。c)所有的测试信号必须良好接地。d)若信号源与CMOS器件使用两组电源供电，应先开通CMOS电源，关机时，先关信号源最后再关CMOS电源。二、触发器的使用规则1、通常根据数字系统的时序配合关系正确选用触发器，除特殊功能外，一般在同一系统中选择相同触发方式的同类型触发器较好。2、工作速度要求较高的情况下采用边沿触发方式的触发器较好。但速度越高，越易受外界干扰。上升沿触发还是下降沿触发，原则上没有优劣之分。如果是TTL电路的触发器，因为输出为“0”时的驱动能力远强于输出为“1”时的驱动能力，尤其是当集电极开路输出时上升边沿更差
25、，为此选用下降沿触发更好些。3、触发器在使用前必须经过全面测试才能保证可靠性。使用时必须注意置“1”和复“0”脉冲的最小宽度及恢复时间。4、触发器翻转时的动态功耗远大于静态功耗，为此系统设计者应尽可能避免同一封装内的触发器同时翻转（尤其是甚高速电路）。5、CMOS集成触发器与TTL集成触发器在逻辑功能、触发方式上基本相同。使用时不宜将这两种器件同时使用。因为CMOS内部电路结构以及对触发时钟脉冲的要求与TTL存在较大的差别。附录二 部分集成电路引脚排列图74LS00 二输入端四与非门 74LS02 二输入端四或非门 74LS03 二输入端四与非门（OC） 74LS04 六反相器 74LS08
26、二输入端四与门 74LS10 三输入端三与非门 74LS20 四输入端二与非门 74LS30 八输入与非门 74LS32 二输入端四或门 74LS47 共阳4-7译码器/驱动器 74LS48共阴4-7译码器/驱动器 74LS74 上升沿D触发器 74LS85 集成数值比较器 74LS90 十进制计数器 74LS112 双JK触发器 74LS125 四总线缓冲器 74LS138 38线译码器 74LS151 8选1数据选择器 74LS161 4位二进制同步加法计数器 74LS192 十进制同步加/减计数器 74LS194 4位双向移位寄存器 74LS248 共阴极译码驱动器74LS86 二输入端
27、四异或门VDD 4A 4B 4Y 3Y 3B 3A VDD 4B 4A 4Y 3Y 3B 3A123457689101112131412345768910111213141A 1B 1Y 2Y 2A 2B VSS 1A 1B 1Y 2Y 2A 2B VSS CD4001 二输入端四或非门 CD4011 二输入端四与非门VDD 2Q 2 2CP 2RD 2D 2SD VDD CR CP 1NH CO Q9 Q8 Q41234576891011121314891214151632145671011131Q 1 1CP 1RD 1D 1SD VSS Q5 Q1 Q0 Q2 Q6 Q7 Q3 VSSCD4013 双上升沿D触发器 CD4017 十进制计数器/分配器89121415163214567101113VDD 2Q 2 2CP 2RD 2K 2J 2SD VDD 4B 4A 4Y 3Y 3B 3A12345768910111213141Q 1 1CP 1RD 1K 1J 1SD VSS 1A 1B 1Y 2Y 2A 2B VSSCD4027 双上升沿JK触发器 CC4070 二输入端四异或门
