《电子线路实验论文简易数字钟.doc》由会员分享，可在线阅读，更多相关《电子线路实验论文简易数字钟.doc（14页珍藏版）》请在三一办公上搜索。
1、电子线路实验论文实验课题：简易数字钟姓名：学号：年级：2013级系别：电子信息类完成日期：2015年4月16日实验题目：简易数字钟摘要数字钟是一种用数字电路设计实现时、分、秒计时的装备，与机械化时钟相比更具有高的准确性和直观性，且无机械装备，具有更长的使用寿命，因此得到了广泛的使用。本文介绍、记录了基于Multisim软件设计所需功能数字钟电路的方案及过程。从设计思路到芯片选择，通过软件仿真，一步步调试、完善。本数字钟具有基础功能，调试运行成功。时钟显示：采用四个数码管，有时分显示和分秒显示两种状态，且十位上零不显示。一、主要功能列举：调整时间：采用逐位调整向上加数的方式。星期显示：通过七盏灯
2、代表一周七天，并可调整。整点报时：在整点前五秒钟蜂鸣器开始启动，到零点时响最后一声高频信号。且在23:005:00之间不进行报时（包括23:00和5:00）。闹钟：可以设定闹钟时间并进行确认和取消，在设定时间到时开始响铃，可通过按钮中断响铃。二、方案设计：1.整体设计：利用六个74160芯片进行正常的时间计时并通过con端控制数据选择器74157进行四个数码管的切换显示。通过选位开关adj（由一片74160和三-八译码器组成）和向上加数端pl（直接控制计时的74160时钟端）分别对每一位进行时间调整。用小时的进位端对星期显示的计数器进行控制达到星期显示功能，并同样由选位开关和加数端进行调整。在
3、整点之前5秒启动蜂鸣器并在最后一声单独用一个高频蜂鸣器作为整点信号。利用数值比较器74ls85通过adj显示闹钟时间，并由闹钟选位端alr进行闹钟调整位的选择，并用pl端加数设定闹钟，用alr调整了闹钟每一位之后，闹钟被确认开启，如用alr再过一遍闹钟各个位则闹钟取消。在设定时间到达时，通过数值比较器74ls85输出，闹钟会开始响铃一分钟，此时可以通过pl端将闹钟关闭。2.总体框图：3.部分框图时间显示与调整：星期调整：整点报时：闹钟设定：三、电路说明（1）时间显示与调整部分：小时：分钟：秒钟：选位及时间调整。显示切换：数码管显示及消除无效零：如图所示。秒钟分钟的计时分别由两片74160组成同
4、步60进制计数器，电路采用异步置零。小时的计时由两片74160组成同步24进制计数器，同样采用异步置零。秒的clk信号由信号发生器输入1Hz的TTL信号。分的个位Clk连接秒的Co进位输出和pl的“或”，分的十位接个位的进位输出和pl的“或”；小时的clk接分钟的Co进位输出和pl端的“或”。adj端控制一个74160构成的6进制计数器。之后由三-八译码器译出状态。状态为123时分别选中分钟个位、十位，小时个位（通过和pl信号“与”）。在选中一个位后，按pl按钮可以向上增加该位数字调整时间。在con端为低电平时，数据选择器输出小时和分钟信号，在con为高电平时变为显示分钟秒钟。数据选择器的输出
5、进入译码器电路，利用7448N译出时间信号并输出到共阴七段数码管中，并在十位信号为零时译出关闭信号将数码管灭掉。（2）星期显示与调整：星期的显示通过七盏灯实现。由一片74160构成7进制计数器，其clk接pl端和小时的进位输出Co的“或”。并同样通过adj=4时和pl信号“与”来进行调整。（3）整点报时：小时位数值比较：分钟秒钟信号采集：报时控制电路：小时时间输出到数值比较器中，若小时小于5或大于22（在23:00-5:00不报时）则输出一个低电平到报时控制端的三输入端与门。该与门的另外两端为分钟到59时的高电平信号和秒钟到54的高电平信号。与门输入到报时控制电路的con端控制一个四进制计数器
6、的开关，瞬间信号启动计数后该四进制计数过程中每个非零状态下的输出都给该计数器电源端进行供电直到一个4秒循环结束。同时这段时间内通过一个T触发器将clk信号1/2分频接一个电流控制开关。在计数开始后使得1200Hz蜂鸣器启动。在最后一声输出短暂的4状态异步置零的同时，将该信号输出到4000Hz蜂鸣器，使其发出一声高频整点信号。计数器回到0状态，停止计数。（4）闹钟设定：闹钟时间设定选位：闹钟确认与取消：闹钟小时设定：闹钟分钟设定：闹钟显示及时间比较：在adj=5时，通过第二层数据选择器，数码管将显示闹钟的时间，此时通过alr控制闹钟选位的74160构成的4进制计数器，并在其后用二-四译码器输出信
7、号，分别在alr=1、2、3时，对闹钟分钟个位、十位，小时个位进行选中，并通过将pl信号和相对应的alr信号“与”来控制闹钟分钟、小时计数器的clk端向上加数。在alr再一次回到0时进位信号连接到T触发器的clk端，使其由0转为1，闹钟开启，再一个循环使alr=0则再使T触发器翻转，闹钟取消。闹钟启动之后，输入蜂鸣器的高电平信号和pl相“与”连接到T触发器clk和alr的进位信号异或，则闹钟响铃后可以通过按下pl使T触发器状态翻转关掉闹钟。同时，正常时间分钟与小时的信号分别与闹钟的小时与分钟输入进数值比较器，当全部相等时输出高电平信号。和T触发器的输出相“与”控制蜂鸣器响铃。（5）外部控制及显
8、示电路：开关A用来控制显示状态（断开时为时分显示，闭合时为分秒显示）。按钮D用来控制adj的选位。按钮空格控制pl端进行所有的加数操作。按钮S控制alr端进行闹钟设定时间选位。（6）总体电路概览四、设计过程中遇到的问题及解决：1.设计时间显示切换时最开始采用了三四十个门的逻辑电路，造成电路延迟严重，运行缓慢。后来想到用数据选择器解决这一问题大幅简化电路。2.原先调整时间选位时，将本来的计时时钟通过与门将其无效，但造成了正常计时时的进位信号太短暂无法进位的情况，于是将该部分取消。由于分钟和小时的clk信号每分钟或每小时才来一次，在调整时间的过程中并不会造成太大影响。3.整点报时电路的传输过程中会
9、经历一个时钟的时间。所以在55秒时输出高电平会造成56秒才开始蜂鸣。因此将输出信号提前到54秒。4.clk信号过于密集导致整点报时的响铃过于密集，因此加入一个T触发器将时钟信号1/2分频再控制蜂鸣器。5.整点报时的54秒时输出的信号只有一秒钟，专门的延时电路又太过麻烦。于是采用计数器的非零输出给电源供电。而计数置零后恰好计数也断电，达到延时的效果。6.闹钟数值比较时，错把由第一层数据选择器输出到数码管的时间与闹钟设定时间相比较。导致时间显示切换到分秒时数值比较器中输入改变。后来将原始的小时分钟计数器输出信号输入到数值比较器。7.一进入时钟之后，时间和闹钟都为00:00:00，导致即使没有设置闹
10、钟也会响铃。故后来加入闹钟的确认和取消部分。五、可改进的地方1.整点报时的提醒信号太快，没有达到一秒一次。需要改进控制的时钟信号2.闹钟的确认和取消太过麻烦。需要按四次alr才能完成。可以增加一个内部电流控制开关来改良。3.按钮利用不够充分，可以考虑将alr和adj按钮合并。4.一些子电路的输入输出接口利用程度不够，导致布线过多，电路繁杂。5.元器件使用较多，电路有一定延迟，还需要精简。6.子电路中有设置接地，未将所有接地端引出到外电路接地，不够规范。六、心得体会这次的电路设计充分运用到了数字电路各个部分的知识。让我们在实践中更多地去使用去尝试一些适合的集成芯片来简化电路。学会把一个大型电路模块化逐快完成。并对各种门电路和芯片的工作原理更加清晰。在电路遇到问题中学会用探针来找出问题所在并调试解决。整个的数字电路设计、调试与分析能力得到很大提升。
