五管放大器设计报告.docx

《五管放大器设计报告.docx》由会员分享，可在线阅读，更多相关《五管放大器设计报告.docx（24页珍藏版）》请在三一办公上搜索。

1、简单差分放大器设计报告摘要2一、设计要求2二、设计原理32.1 MOS管工艺参数32.2相关计算公式42.2.1 电流 ID42.2.2 跨导 g 52.2.3 电阻r052.2.4电导与增益52.3确定MOS管尺寸6三、电路仿真73.1差分放大器仿真电路图73.2差分放大电路静态仿真83.3差分放大电路动态仿真103.4 MOS管不同宽度对比12四、版图设计134.1版图设计优化134.2版图绘制164.3版图DRC检测174.4版图LVS检测184.5版图PEX仿真20五、总结20简单差分放大器设计报告摘要作为普通单端输入放大器推广的差分放大器用于处理两个输入信号的差值， 而与输入信号的绝

2、对值无关，其把两个输入信号的差值以一个固定的增益进行放 大，通常作为功率放大器和发射极耦合逻辑电路的输入级使用。两个参数完全相 同的晶体管以直接耦合的方式构成放大器，若两个输入端输入大小相位完全相同 的信号电压，则放大器的输出为零，可以通过这一特点来抑制零点漂移，使放大 器用作于直流放大器。在集成电路中，差分放大器可用于去除两个信号源中不需 要的共模信号，仅放大差分信号，可有效抑制随时间变化的电源电压波动、衬底 电压波动、温度变化产生的共模噪声。在差分放大电路中，电流镜可以精确的复 制电流而不被工艺和温度影响，因而差分对的尾电流源用NMOS来镜像，负载电 流源用PMOS来镜像，且电流镜中采用相

3、同参数的MOS管来减小边缘扩散。MOS 管的沟道长度对阈值电压影响较大，因此，电流的比值可通过宽度来调整，从而 使整个放大电路达到最佳性能。一、设计要求设计一个简单差分放大器（五管放大器），需知五管放大器结构简单，但增 益小，通常增益在50dB以下，其基本电路图如下：图1-1差分放大器电路图其仿真系统中电路图可设计如下:图1-2电路原理图电路性能参数要求如下:性能参数工艺0.35umMOS 工艺电源电压3.3V增益GV45dB单位增益带宽100MHz输出摆率SR200V/us负载电容C,L5pF功耗、面积尽量小二、设计原理2.1 MOS管工艺参数基于0.35umMOS工艺，查看model文件可

4、知设计差分放大器电路所需MOS 管主要参数：NMOS管参数NMOS 管参数迁移率u。463.674 cm 2/Vs栅氧厚度tox7.46 x 10-9 m阈值电压vth0.6027 VPMOS管参数PMOS 管参数迁移率u0170.9075 cm 2/Vs栅氧厚度tox7.46 x 10-9 m阈值电压vth-0.8427 V2.2相关计算公式2.2.1电流ID(1)已知电流公式C W V 22 ox L dsat其中Cox为单位面积栅氧化层电容，匕皿为过驱动电压。且已知:C 二 M2 = 3453X10-11 日 4.629x 10-3 Fox t 7.46 X10-9oxdsat GS t

5、h其中岐二氧化硅介电系数约为3.453x 10-13F/cm。(2)以输出摆率求总电流因输出摆率SR = C，且设计要求输出摆率SR为200V/us，负载电容Cl为L5pF 则：I = SR x C=200V/us x 5 pF=200 x 106 x 5 x 10-12=1mA由此计算得出总电流ID为1mA。2.2.2跨导gm(1)跨导g m公式如下:(2)以带宽求跨导因带宽o = Im，且设计要求单位增益带宽为100MHz则：u CLg = o x C = 2k/C=2x 3.14x 100x 106 x 5 x 10-12=3.14ms由此计算得出输入管跨导3.14ms。2.2.3电阻r

6、 0电阻r0可通过如下公式计算：1r *D2.2.4电导与增益因放大倍数1满足A = g (r/ r)=gmV m ds1 ds 2 g + g其中电压放大倍数A =匕与增益J)之间换算公式为: v ViGv = 20lg=20lg（A ）V由前面设计要求可知Gv为45），则ds1ds 4gmAV3.14 x 10 -3= 17.7us4510费由此计算得出电导g + gds1ds 4为 17.7 us。2.3确定MOS管尺寸因本设计基于0.35umMOS工艺，则MOS管沟道最小长度可至0.35um。考虑 到短沟效应和器件匹配性等实际情况，模拟电路一般不使用最小尺寸，这里综合 衡量各方面因素，

7、本设计中的差分放大器MOS管沟道长度设为2um较为理想。可设其不超过350mV。为了使差分放大器的输入电压具有的较大范围，需要限制其尾管M3（NMOS 管）的过驱动电压已知总电流1 C WV 22 ox L dsat则推导得Vdsat：3dL 350mV ;uC W气-u C x 0.1225N ox2 x10-3 x 2 x 10-60.0464 x 4.629 x 10-3 x 0.1225 n 152.026 x10-6 m其中，由于电路中尾管为NMOS管，则迁移率u取463.674cm2/Vs，则最终 计算结果如上，电路中NMOS管的沟道宽度大于152um。不得不顾虑输出电压的范围，负

8、载管M4、M5（PMOS管）的过驱动电压同样 不应该太大，可设其不超过600mV，且单个负载管电流为尾管电流即总电流ID的 一半，即0.5mA，则:V = ：3L L 2p u C x 0.36_2 x 0.5 x10-3 x 2 x 10-6-0.0171x 4.629 x10-3 x 0.36n 70.185 x 10-6 m其中，由于电路中负载管为PMOS管，则迁移率u取170.9075cm2/Vs，则最终计算结果如上，电路中NMOS管的沟道宽度大于70um。输入管M1、M2（NMOS管）沟道宽度主要考虑跨导，则由以下公式推导计算 可得：g = ：2Wu C ImV L N ox Ngm

9、 2 LluNCxL9.860x 10-6 x 2x 10-62 x 0.0464 x 4.629 x 10-3 x 0.5 x 10-3n 91.812 x 10-6m其中，由于电路中输入管为NMOS管，则迁移率u取463.674cm2 /Vs，则最 终计算结果如上，电路中NMOS管的沟道宽度大于91um。综合各个方面考虑，本设计中以NMOS管M1、M2、M3三管宽W取160um，长 L取2um，PMOS管M4、M5两管宽W取100um，长L取2um为设定的MOS管宽长比， 进行后续工作。三、电路仿真3.1差分放大器仿真电路图从上一节中知道，设计中所用的MOS管可以设置以下参数:M1、M2输

10、入管NMOSW:160umL:2umM3尾管NMOSW:160umL:2umM4、M5负载管PMOSW:100umL:2um实验过程用以下电路图对所设计的差分放大器进行仿真，分析其静态工作与图3-1电路仿真图动态输出性能。其中电源电压设置为3.3V，输入管M1、M2分别接1.65V直流电 压源vdc，使电路可以正常工作，再给M1 一个1V交流振幅，以便分析电路交流 特性。负载管M4、M5以对称的形式存在，衬底接高电位即电源电压。为尾管M3 设置镜像管M6，构成镜像电流源，并在其上加一个电流源idc，赋值1mA。最后 在输出端接设计要求的5pF的负载电容，构成完整的仿真电路。3.2差分放大电路静

11、态仿真图3-2中每个MOS管两侧均标有其静态仿真结果，包括电路中各节点的电压 与MOS管的静态工作点。Vlrtxjoo 5cF|e：m-aifc|c id|eing： 匕，=239.192mV 因此，NMOS管工作在饱和区。其中g皿为3.32378ms，与前面计算得出的跨导3.14ms相差不多，己基本达 到设计要求，其计算后误差约为5.85%。3.14-3.32378误差=3.14X100% R 5.85%bcbsuett ebb cbd cbdbi cbg ebs ebsbi edb1 1 11 KlllvllblovbiHldt虾15向fdfdtfdcfgfgtp-s!p d s b d

12、CTJ 3 ,3 d 3Ttt Tn Ttt g tn g . -J -TJ s s s D -K- ID IDc c c c c c c c c c c c c c c c c c c c clb. bti fbn 344.eaf -36.4906a 105.433J -122.997f -B21.&46f -70.084f -166.1412a29. W43f -104.107f -28.5601f 501.990a -g3.4009f4.730186 -28.0331f -112.sgsa27.9202f1.124 3 2p 1.OG33p-l.OO209p -974.516f28.36

13、f 104.331f-251.113f -74.6944 a-972.767f1.22395p l.M561pk 1 1 1- d 3 d s d s 心s_Q_p_lcd !s 1 3 4 b h b d d 9 0-99501-3 -1 P i -L -1 i -1 -1 i -1 -1 !-1 Ld is.丘 qbqb:mqdq99 qgi qinv qsi qaraa region reversed4W Y也 -67 -31 -36 -61 4强 494-494621-213一盘-275.343u.343u.4Sla.0258a,4553a,4Sla.049u.34311.343u.0

14、2Bu.11471p.10G91p.427f.92353f,0666a.3854p.35365p.17D05m.S21f.61Gfr- d L 3 L LmLLIE。皿zbIdIdmlyIlIaV- uu .4 _UJ gJJ -MT -Mn -JJ -MT-e meltp曰ublslBbbM 俾f5hy h Ta d d f ggggt494. 34而621.029u-1.1W71P -2LS.221f-1.106 9 Ip -92.421f4.92353f74.0866a1.3854p 1.35365p 3.1706511-246.821f -275.616f2.&413K-574. SM

15、n1.8310S1.25627239.192n-019.700111.65-lB1.076n1.0752260.179n 81b.74Sngd.3gub-sgimuerid7. 8251911 rQn3 .心询呼四 方:：.疆如一,令&M3EA vdb2.5419K 0-7,804n1.631D9hetaeff2.99Gilil-494.342achh201.207E13494.342achd-61.2236a1410.8309achdJbi76.7059fibdia. S3agacbg-71. 115fib g-0cbsi-130.03Ifibulk10.8309achahi-129.D3E

16、fid-494.342Ucdh-14.D2a:ids-4Q4.342j.cddle.oiaetigh0cddJbi-7E.4874Eiged0cdg-16.25DEEigea0cda306.30Baigd0cgh-44.6391Eigidl-0cghavl3.25523Eigial-0cgd-15.8223figaacgdJbi-211.209a494.32ucgdovl15.6111fisuh-0egg693.219fpm726.151Uegghi653.617f-31.753fega-632.757tqbd129.93fegahi-617.022tqbi42G.971fcgaavl15.7

17、2GFqba-0c jd7E.89GEqd-231.692ag ja0qdi231.692acah-156.422Eqg823.987fcad-136.219sqgi797.553fcag-605.844Cqmv1. 39217m.caa762.402fqsi370.2lfcaaJbi746.666fqsica34e.eggfghdaregion2qha-arevaisad010.1022u|ron2.97140K中Il.d2D9n268.25511七vbasqnaverid2.9950V明-1.46892qinvqsrco regrion reversed.typevdaab vfbeEEv

18、grstef f494.342U -0726.151U -431.ISlf iss.aif 426.9Tlf-0 -231.692a 231.692a 023.907f T9T.553f1.3921# 370.351f 348.699f2Lm-1.-4G992-1.-46092 -551.951ji -434.006ji-1.46092-1.46092 625.00311-S43. Sllji图3-4M4静态工作参数以负载管M4为例，列出其全部静态工作参数如上图3-4。|匕 | = 1.46892V |匕| = 551.957mV因此，PMOS管工作在饱和区。其中g有为 10.1022us，且

19、图 3-3 中g危为 7.82519us，贝g如+ 8仙=17.92739必与前面计算得出的电导17.7us相近，己基本达到设计要 求，其计算后误差约为5.85%。误差=17.7-17.92739177x 100% 牝 1.28%3.3差分放大电路动态仿真下列图中数据是差分放大电路在交流电压下的仿真结果，图3-4中是输出端 的振幅与相位随频率变化而变化的图像。下方曲线表示差分放大电路中相位随频 率变化而变化，但是存在相位失真，这是由于放大器对输入信号的不同频率的分 量滞后时间不相等造成的波形失真。_湫0-t20(5.11W81K 433157)17:58:05 2017Waveform Win

20、doiAT 2 - Virtuoso Analog Desfgn Environmentpm 理(VF/n 扬 tMtivwTciilsMarkers Aa-inotatjonWindow Zoi：m Axes图3-5电路增益我们主要应用图3-4中振幅随频率变化的曲线，其代表了差分放大电路的幅 频特性，通过曲线的平缓处可以测试出电路的增益，如图3-5中所示，曲线的平 缓处即最高处A点，其值为45.3157dB，这与设计要求45dB基本相符，其误差 如下：45误差=3-45.3叫 X100% W 0.70% Waveform Window 2 Virtuoso Analog Design Env

21、ironment xActive 25来IILQU5 e L ;R;翎.0-120eTta: (11S,7S9M -48.3876) slope: 407.342nA:(7.08522K 4-5.3153)B: (118.796M -3.07227AC Response:dBZ0(VF(h7net1)图3-6电路带宽图3-6中，同样的，在幅频特性曲线上的B点处，即为所测试的单位增益带 宽。在幅度为-3dB处，其对应的频率即是单位增益带宽，由图中可知其为 118.796MHz，这与设计要求的100MHz很接近，其误差为：误差=100-118.796100x 100% 牝 18.796%因为单位增

22、益带宽越大，电路适用于的输入信号频率范围越大，故而比设计 带宽100Hz大的实验带宽是更优的。3.4 MOS管不同宽度对比为了观察MOS管不同宽度对差分放大电路的影响，设置如下表格进行不同参数电路工作性能的对比.其中MOS管长度始终保持2um。组别12345M4、M5 (um)100808010080M1、M2 (um)160160160100100M3 (um)160160160100100g (ms)3.3243.3233.3232.5842.583g如膈(us)17.92717.87817.84816.56616.489增益（dB）45.33145.352445.36443.82843.

23、862带宽（MHz）119.806120.433122.06497.797100.017如上面表格中所示，3组增益最大为45.364dB，带宽最宽为122.064MHz, 4 组增益最小为43.828dB，带宽最窄为97.797MHz。再者，3组跨导与电导最小， 最接近理论计算值，则此比较中3组差分放大器电路性能更优。但是，因各个数 据相差不是很大，对电路性能的优化不是很多，故而采用原定设计尺寸不变。四、版图设计MOS器件的特征尺寸越来越小，相应的集成电路中可用的电压和信号摆幅相 对减小，对于最小线宽的MOS管，失配相对增加，则模拟电路的工作区间减小， 适用范围缩小，数字电路的噪声门限相对下降

24、，抗干扰能力下降。因此，电路中 MOS管的匹配性尤为重要。前面已经提到过，本设计中所有MOS管的宽与长如下表格:M1、M2输入管NMOSW:160umL:2umM3尾管NMOSW:160umL:2umM4、M5负载管PMOSW:100umL:2um这一表格中的宽长，也是上一节中对不同宽度的MOS管进行仿真对比之后的 结果，是综合考虑各方面因素之后相对最优的选择。4.1版图设计优化画陷画画画画间画画间画直间画通营IHBMHIMNAaHlMUMHmMM图4-2叉指结构图4-1中最初步的版图中MOS管宽长比较大，故而加以叉指结构如图4-2, 避免细长结构，面积增大的同时使MOS管更易匹配。如图4-3

25、中所示，MOS管均采用叉指结构，同时M1与M2、M3与M4满足中 心对称，且器件方向一致，具有一定的匹配度。此外，图4-3还考虑了 MOS管之 间金属走线的路程，M1、M2、M3、M4、M5都旋转了 90度，以便M1与M2、M3与 M4栅极相对，M1、M2漏极与M3、M4漏极靠近，使金属走线路程更短，减小寄生 效应。图4-3中心对称匹配M1、M2是差分放大器的输入管，中心对称满足不了输入管的匹配度，因而 进一步选择图4-4中的四方交叉匹配，其匹配性更好。图4-3中仍然存在着地线 过窄的问题，总电流需要通过地线流过尾管M3,则地线过窄存在隐患，不尽合 理，需要加宽金属线，如图4-5。再者，图4-

26、3中M1与M2管输入与输出线的平 行距离过长，会产生信号自反馈，影响放大器增益，这是我们不想看到的。图4-4四方交叉匹配图4-5版图最终版图4-5是版图布局优化的最终版本，不仅实现了输入管M1与M2的四方交 叉匹配，而且将尾管M3拆分成两个相同的叉指结构的MOS管，实现M3的交 叉匹配。重新布局后加宽了金属走线，满足漏极电流的需求，并通过MOS管摆 放方向的选转，实现了输入管栅极连接和漏极连接的交叉匹配，保证了电流方向 的一致性，更解决了图4-3中缺少阱接触和衬底接触的问题。图4-5中的阱接触 与衬底接触降低了阱与衬底的电阻值，同时使阱接触尽量连接靠近VDD，衬底接 触尽量连接靠近GND，相对

27、增大NMOS管与PMOS管间距离，有利于减小闩锁 效应对电路的影响。4.2版图绘制如图4-6为candence系统下绘制的版图，其中NMOS与PMOS叉指结构器件 源自器件库chrt035sg_rf,其他MOS管间连线，电位VDD、GND均利用版图绘制 系统中的rectangle polygon和path画出。特别地，保护环guardRing需要分 出衬底接触PguardRing与WellguardRing阱接触。由于NMOS管宽长比160u: 2u， PMOS管的宽长比为100u:2u，则其叉指结构参数如下表：NameModel NameTotal WidthFinger WidthLeng

28、thNumber of FingersMultipliterM1、M1b、M2、M2b、M3、M3bnmos_3p380um10um2um81M4、M5pmos_3p3100um12.5um2um81绘制图4-6时，主要采用坐标的方式，使版图趋于绝对对称，更好地符合MOS管匹配特性。如图，初始时以管M1最左多晶栅的左下端为原点，则M1坐标为(0, 3), M2 (40,3)、M1b (63, -3)、M2b (23, -3)管以相对Ml 的距离计算 坐标与M1成中心对称分布。其中八指且长为2um的MOS管左侧多晶左边界到右 侧多晶右边界长为 23。其余MOS 管 M3(0，-32)，M3b(4

29、0,-32),M4(-5,30)，M5 (45,30)以其相对于原点的坐标合理分布，总体布局成左右两侧沿中轴线x 31.5对称，经过调整，左右NMOS管之间距离设置为17，两侧分别距中轴线 8.5,左右PMOS管之间距离为27，两侧距中轴线13.5,为阱接触留出适当的空 间。本着尽量节省面积的原则，使MOS管合理的紧凑分布。Virtuoso3 Layout Edging: fy Set layoutD: OFFtiX: 24.750dV: 79.575Dist: R3J351mH:itions Routing Migrate OEibre脉，煦i胃麻I堕够厕斐藏薮 ?Kaa!2 3ssaf!i

30、5es!=a!i| yHK|lK 图4-6candence绘制版图4.3版图DRC检测版图的DRC(design rule check)检测是依据系统工艺文件中设计规则的 要求，检测所绘制的版图是否存在工艺上的不合理处，即是该工艺标准下技术无 法达到。DRC最终检测结果如下图4-7、图4-8所示，遗留的4个问题为金属密 度问题，这里主要进行实验设计，故而没有解决。在DRC检测过程中遇到的问题 可主要归于以下几类：1、金属布线之间、金属布线与多晶之间距离小于工艺要求。2、通孔、金属孔四周甚至四角与临近金属、多晶之间过近。3、保护环guardRing没有闭合或完全相连使得相互之间不满足工艺最小距

31、离。对于出现的以上几类问题，通过调整金属走线位置和宽度，修改通孔、金属 孔位置与个数，精确计算保护环坐标使之闭合，最终只遗留金属密度问题以待解 决。Calibre - DRC RVE : 5cr. drc.resuTl：5 /home/sru2二 BlfxWindow Menukhligm lools SetupHelp&1 H t C ZtTapcell Set：4 Results (In4 or4 Checks) |甲匚 El I Suf - 4 FlEEUftsI刁回 Checfc MD1_CHK - 1 R9SUIId la Check MDE_CHK - 1 R日sulLd IS C

32、hec-t. MD3_CHK - I ResultEl 圆 Chec k- 1 RUllCell 5C：T 4 Re$ull$图4-7DRC检测结果DRC Summary Report - 5tf- d re. sum m nry口岌Eile Edit Spiion$ WindowsA“二 ChLIBRE:SDMHAEY JLEPORTEmcution。姑cmirw5姑 Met 13 17 E6：59 2017Calibre ecsioci：v2008. i_20 15 Tie Mar 4 19： 02:13 PST 2008Rjjilfl File PsLCJifuae :/lianac_h

33、aader_lk_00_RjulIb Frit Title :pmgrari irivnke3 OBSEIEEEDW HEiC for 0.Techrwlogy.Layout Systea.:GUSLaTout PathfsJ :/linn.eXbtuEZGcf raLihT*. dbLaTuut Pririiry Gell5gEGarrent Ei re c tory /homeffaer Hwie：atu2ttacciAUiL Eesulta；Ruilj&Chj&ck:1000叵EesuLt Vortices-.4D9bDRfi RtauLts Datah，亡EeE. drc：. reau

34、Lts(ASCII)Laynut Depth：AILTert Derpth：PRIHBRYSunnar Kepoct File-5cE. lire, aujnriaiy(HEPLAGE)Georuetr Fiaiggicig：ACUTE - TESKTK-TE5NGLHi =tfOOFF GE Hi - XDXOMSiaPLE POLVGDM=ffOffOlISIMPLIPMH=ITOExcluded Ce-LLs :ChickLtot MappingCQMNEtJT 1ESTt RULEPILEIHEDPMA.TIQNEyCEXEX0RY-Bft5ED朗站 Empty Check：? -MO

35、 HOMTrME KAHNIffOSc?vrvr rmr rri 1 十七. mth n、rArTEnE!姓。.z 1骨*.i 口吁卜 d.x-k-.&71I3SRI Hrtiul 1 rnl 1 1图4-8DRC检测结果4.4版图LVS检测版图的LVS (Layout Versus Schematics)检测，是版图与原理图之间的检 测，在LVS内置下分析所绘制的版图与相应名称原理图的不一致处LVS最终检测结果如图4-7、图4-8所示，所有版图与原理图不一致的地方都得到了改正， 系统出现了笑脸的形状以示正确。在LVS检测过程中主要出现了以下几类问题， 其产生的原因随问题列出，并以相应的办法加

36、以解决。1、节点不一致：M3与M3b之间金属1与金属2相连接处忘记打金属孔引起 了此问题的产生，使用金属孔将两层金属连接，问题得以解决。2、器件连接不一致：版图中为了对称画出的双输出走线与原理图中右侧输 出不相同，造成版图中的M4、M5与原理图中的M4、M5出现连接不一致，将版图 中左侧输出删除后，调整金属走线，器件连接节点一致。3、器件失配：M4栅极右端金属1与金属2以金属孔连接，出现缝隙，致使 版图出现断路，造成LVS检测时，与M4、M5漏极相连接的M1、M1b、M2、M2b、 M3、M3b出现器件失配，版图中器件宽度与原理图中不同，将金属1走线延长后， 问题得以改善。4、Wellguar

37、dRing绘制过程中，没有注意到PMOS管N阱的范围，致使 WellguardRingN阱与PMOS管N阱之间没有相连接，引起LVS大范围检测错误， 通过在WellguardRingN阱与PMOS管N阱之间空余处填补N阱之后，问题得以解 决。 inpjl Files # rvt计才Rdw 14 Call 1图4-8LVS检测结果4.5版图PEX仿真版图的PEX是提取寄生参数，生成calibre的过程，以便以calibre进行版 图的后仿真。如图4-9为图4-6运行PEX之后生成的calibre，其主体部分排列 位置与所绘制的版图位置基本一致，其下方是一系列由版图的金属布线、布局等 原因产生的寄

38、生电阻与寄生电容。寄生电阻在几十、几百毫量级，寄生电容在几 飞量级，因此，寄生参量都很小，在信号电压不是很大的情况下，不会对差分放 大器性能造成大的影响，下面以图4-10中的电路图，对此结论进行验证。图4-9寄生参量calibre五、总结通过本次设计，深入的学习了差分放大电路的电路仿真过程，知道了如何调 节MOS管宽长比以达到放大器性能更优的方法。在版图的绘制与检测过程中，加 深了理论知识与实际操作的联系，清楚了寄生参数对电路的实际影响很小，因而 忽略不计。本次设计加深了对电路仿真的熟练程度，使版图的绘制操作得到了锻 炼，进一步训练了 candence软件各种功能的应用，包括DRC、LVS、PEX等仿真 过程，甚至是反标电路器件工作参数，显示出动态仿真中输出的振幅和相位，以 判断电路的增益与带宽。同时，实验过程中认识到了所学工艺知识的不足，许多 问题需要请教老师和同学来解答，为日后完善各方面的知识理清了方向。