《时序电路》课件.ppt

上传人:小飞机 文档编号:5034033 上传时间:2023-05-30 格式:PPT 页数:45 大小:1,013.50KB
返回 下载 相关 举报
《时序电路》课件.ppt_第1页
第1页 / 共45页
《时序电路》课件.ppt_第2页
第2页 / 共45页
《时序电路》课件.ppt_第3页
第3页 / 共45页
《时序电路》课件.ppt_第4页
第4页 / 共45页
《时序电路》课件.ppt_第5页
第5页 / 共45页
点击查看更多>>
资源描述

《《时序电路》课件.ppt》由会员分享,可在线阅读,更多相关《《时序电路》课件.ppt(45页珍藏版)》请在三一办公上搜索。

1、(5-1),21.2 寄存器,寄存器是数字系统常用的逻辑部件,它用来存放数码或指令等。它由触发器和门电路组成。一个触发器只能存放一位二进制数,存放 n 位二进制时,要 n个触发器。,(5-2),5.2.1 数码寄存器,寄存器是计算机的主要部件之一,它用来暂时存放数据或指令。,四位数码寄存器,21.2.1 数码寄存器,仅有寄存数码的功能。,通常由D触发器或R-S触发器组成,(5-3),所谓“移位”,就是将寄存器所存各位 数据,在每个移位脉冲的作用下,向左或向右移动一位。根据移位方向,常把它分成左移寄存器、右移寄存器 和 双向移位寄存器三种:,21.2.2 移位寄存器,不仅能寄存数码,还有移位的功

2、能。,(5-4),根据移位数据的输入输出方式,又可将它分为串行输入串行输出、串行输入并行输出、并行输入串行输出和并行输入并行输出四种电路结构:,串入串出,串入并出,并入串出,并入并出,(5-5),四位串入-串出的左移寄存器,初始状态:设A3A2A1A0 1011,在存数脉冲作用下,也有 Q3Q2Q1Q0 1011。,D0 0,D1 Q0,D2 Q1,D3 Q2,下面将重点讨论 兰颜色的 那部分电路的工作原理。,(5-6),D0 0,D1 Q0,D2 Q1,D3 Q2,1 0 1 1,0 1 1 0,0 1 1 0,1 1 0 0,1 1 0 0,1 0 0 0,1 0 0 0,0 0 0 0,

3、0 0 0 0,0 0 0 0,0 0 0 0,0 0 0 0,设初态 Q3Q2Q1Q0 1011,(5-7),用波形图表示如下:,设初态Q3Q2Q1Q0 1011,(5-8),四位串入-串出的左移寄存器:,四位串入-串出的右移寄存器:,D1 Q2,D2 Q3,D3 0,D0 Q1,(5-9),四位串入-串出的左移寄存器:,四位串入-串出的右移寄存器:,双向移位寄存器的构成:,只要设置一个控制端S,当S0 时左移;而当S1时右移即可。,“L”即需左移的输入数据,“R”即需右移的输入数据,集成组件 电路74LS194就是这样的多功能移位寄存器。,(5-10),右移串行输入,左移串行输入,并行输入

4、,(5-11),0,1,1,1,1,0 0,0 1,1 0,1 1,直接清零,保 持,右移(从QA向右移动),左移(从QD向左移动),并入,(5-12),计数器的功能和分类,1.计数器的功能,记忆输入脉冲的个数;用于定时、分频、产生节拍脉冲及进行数字运算等等。,2.计数器的分类,同步计数器和异步计数器。,加法计数器、减法计数器和可逆计数器。,有时也用计数器的计数容量(或称模数)来区分各种不同的计数器,如二进制计数器、十进制计数器、二十进制计数器等等。,21.3 计数器,(5-13),加法计数器:来一个计数脉冲,输出二进制结果就加1,如由000变成001。,减法计数器:来一个计数脉冲,输出的二进

5、制结果就减1,如010变成001。,(5-14),1、异步计数器的分析,在异步计数器中,有的触发器直接受输入计数脉冲控制,有的触发器则是把其它触发器的输出信号作为自己的时钟脉冲,因此各个触发器状态变换的时间先后不一,故被称为“异步计数器”。,八进制异步加法计数器,例1.八进制异步加法计数器。,21.3.1 二进制计数器,(5-15),1010101010,0 0,1,0 1,0,1,1 0,1,1 1,0,0,0 0,0,1,0 1,思考题:,试画出八进制异步减法计数器的电路图,并分析其工作过程。,优点:电路简单、可靠,缺点:速度慢,(5-16),2 同步计数器的分析,例2.八进制同步加法计数

6、器,八进制同步加法计数器,(5-17),分析步骤:,1.先列写控制端的逻辑表达式:,J2=K2=Q1 Q0,J1=K1=Q0,J0=K0=1,Q0:来一个CP,它就翻转一次;,Q1:当Q01时,它可翻转一次;,Q2:只有当Q1Q011时,它才能翻转一次。,(5-18),Q0,Q1,Q2,2.还可以用波形图显示状态转换表,3、还可以用状态表来表示,(5-19),二 进 制 数 Q2 Q1 Q0,0 0 0 0 1 0 0 12 0 1 0 3 0 1 14 1 0 0 5 1 0 16 1 1 0 7 1 1 18 0 0 0,脉冲数(CP),二进制加法计数器状态表,最低位触发器FF0每来一个脉

7、冲就翻转一次;,FF1:当Q0=1时,再来一个脉冲则翻转一次;,FF2:当Q0=Q1=1时,再来一个脉冲则翻转一次。,(5-20),(5-21),3 任意进制计数器的分析,1.写出控制端的逻辑表达式:,J2=Q1 Q0,K2 1,J1=K1 1,(5-22),CP,Q0,Q1,Q2,(5-23),(或者)再列写状态转换表,分析其状态转换过程:,1 0 0 0 0 1 1 1 1 1 0 0 1,2 0 0 1 0 1 1 1 1 1 0 1 0,3 0 1 0 0 1 1 1 1 1 0 1 1,4 0 1 1 1 1 1 1 1 1 1 0 0,5 1 0 0 0 1 1 1 0 1 0 0

8、 0,(5-24),如前所述,右图电路为异步五进制加法计数器。,3.还可以用波形图显示状态转换表(略),CP,Q0,Q1,Q2,(5-25),另有三种状态111、110、101不在计数循环内,如果这些状态经若干个时钟脉冲能够进入计数循环,称为能够自行启动。,4.检验其能否自动启动?,1 1 1 1 1 1 1 0 1 0 0 0,1 1 0 0 1 1 1 0 1 0 1 0,1 0 1 0 1 1 1 0 1 0 1 0,结论:经检验,可以自动启动。,(5-26),21.3.2 十进制计数器,十进制计数器:计数规律:“逢十进一”。它是用四位二进制数表示对应的十进制数,所以又称为二-十进制计数

9、器。,四位二进制可以表示十六种状态,为了表示十进制数的十个状态,需要去掉六种状态,具体去掉哪六种状态,有不同的安排,这里仅介绍广泛使用 8421编码的十进制计数器。,1.同步十进制计数器,(5-27),十进制加法计数器状态表,(5-28),十进制同步加法计数器,(5-29),十进制计数器工作波形,常用74LS160型同步十进制加法计数器,其外引脚排列及功能表与74LS161型计数器相同。,(5-30),2.异步十进制计数器,(1)74LS290型二-五-十进制计数器,(5-31),逻辑功能及外引线排列,(1)R01、R02:置“0”输入端,逻辑功能,(5-32),逻辑功能及外引线排列,(1)S

10、91、S92:置“9”输入端,逻辑功能,(5-33),逻辑功能及外引线排列,计数功能,0,0,(5-34),0,0,1,1,(5-35),74LS290型计数器功能表,输 入,输 出,Q2,Q3,Q1,Q0,1,1,0,1,1,0,1,1,R01,S92,S91,R02,有任一为“0”,有任一为“0”,计数,置9,(5-36),8421异步十进制计数器,计数状态,(2)74LS290的应用,(5-37),5421异步十进制计数器,工作波形,(5-38),异步五进制计数器,工作波形,(5-39),(5-40),5、状态转换图,(5-41),(5).写出各个控制端的逻辑表达式:,(6).画出计数器

11、的逻辑电路图。,(5-42),(7).检验该计数电路能否自动启动。,本计数电路有三个触发器,可有八个状态组合,可是只用去六个,尚有两 个未利用,因此需要检验一下,若不能自行启动要进行修改。,(5-43),5.4.2 利用集成功能组件设计计数电路,一.中规模计数器组件介绍及其应用,1.二-五-十进制计数器 74LS90,74LS90 内部含有两个独立的 计数电路:一个是模 2 计数器(CPA为其时钟,QA为其输出端),另一个是模 5 计数器(CPB为其时钟,QDQCQB为其输出端)。,外部时钟CP是先送到CPA还 是先送到CPB,在QDQCQBQA这四个输出端会形成不同的码制。,(1).74LS90的介绍,(5-44),74LS 90原理电路图,下面将给出它的原理电路图:,(5-45),74LS 90管脚分布图,

展开阅读全文
相关资源
猜你喜欢
相关搜索

当前位置:首页 > 生活休闲 > 在线阅读


备案号:宁ICP备20000045号-2

经营许可证:宁B2-20210002

宁公网安备 64010402000987号