《第八常用组合逻辑器件及应用编码器.ppt》由会员分享，可在线阅读，更多相关《第八常用组合逻辑器件及应用编码器.ppt（33页珍藏版）》请在三一办公上搜索。
1、第八章 常用组合逻辑器件及应用 8.1 编码器,把二进制码按一定规律编排，使每组代码具有一特定的含义，称为编码。具有编码功能的逻辑电路称为编码器。,n 位二进制代码有 2n 种组合，可以表示 2n 个信息。,要表示N个信息所需的二进制代码应满足 2n N,一.二进制编码器,将输入信号编成二进制代码的电路。即用n位二进制代码表示N个信号的电路。,(1)分析要求并确定二进制代码的位数：输入有8个信号，即 N=8，根据 2n N 的关系，即 n=3，即输出为三位二进制代码。,例：设计一个编码器，满足以下要求：(1)将 I0、I1、I7 8个信号编成二进制代码。(2)编码器每次只能对一个信号进行编码，
2、不 允许两个或两个以上的信号同时有效。(3)设输入信号高电平有效。,解：,(2)列编码表：,(3)写出逻辑式并转换成“与非”式,Y2=I4+I5+I6+I7,Y1=I2+I3+I6+I7,Y0=I1+I3+I5+I7,(4)画出逻辑图,列编码表：四位二进制代码可以表示十六种不同的状态，其中任何十种状态都可以表示09十个数码，最常用的是8421码。,8421BCD码编码表,二 十进制编码器将十进制数 09 编成二进制代码的电路,写出逻辑式并化成“与非”关系,十键8421码编码器的逻辑图 动画,当有两个或两个以上的信号同时输入编码电路，电路只能对其中一个优先级别高的信号进行编码。,即允许几个信号同
3、时有效，但电路只对其中优先级别高的信号进行编码，而对其它优先级别低的信号不予理睬。,三.优先编码器,74LS147 编码器功能表,8.2 译码器,译码是编码的反过程，它是将代码的组合译成一个特定的输出信号。,一.二进制译码器,状 态 表,1.三位二进制译码器（输出高电平有效）,写出逻辑表达式,逻辑图,集成译码器 P138-140（1）74LS138的管脚说明（输出低电平有效）（2）用74LS138实现 逻辑函数 P140,二.二-十进制显示译码器,在数字电路中，常常需要把运算结果用十进制 数显示出来，这就要用显示译码器。,1 1 0 1 1 0 1,低电平时发光,高电平时发光,2.七段译码显示
4、器,七段显示译码器状态表,8.3 加法器 实现二进制加法运算的电路,进位,不考虑低位来的进位,要考虑低位来的进位,一.半加器,半加：实现两个一位二进制数相加，不考虑来自低位的进位。,逻辑符号：,半加器：,半加器逻辑状态表,逻辑表达式,二.全加器,全加：实现两个一位二进制数相加，且考虑来自低位的进位。,逻辑符号：,全加器：,三.多位加法器(P145),8.4 数据选择器,一、功能：从多路数据中选择其中所需要的一路数据输出。,例：四选一数据选择器,输出数据,使能端,1,&,1,1,&,&,&,1,Y,D0,D1,D2,D3,A0,A1,1,0,0,“与”门被封锁，选择器不工作。,74LS153型4
5、选1数据选择器,1,&,1,1,&,&,&,1,Y,D0,D1,D2,D3,A0,A1,0,1,“与”门打开，选择器工作。,由控制端决定选择哪一路数据输出。,选中,D0,74LS153型4选1数据选择器,动画,由逻辑图写出逻辑表达式,多路选择器广泛应用于多路模拟量的采集及 A/D 转换器中。,二、74LS151功能表,用2片74LS151型8选1数据选择器构成具有16选1功能的数据选择器,例:,用74LS151型8选1数据选择器实现逻辑函数式 Y=AB+BC+CA,解：将逻辑函数式用最小项表示,将输入变量A、B、C分别对应地接到数据选择器的选择端 A2、A1、A0。由状态表可知,将数据输入端D3、D5、D6、D7 接“1”,其余输入端接“0”,即可实现输出Y,如图所示。,74LS151功能表,
