《ch3组合逻辑电路.ppt》由会员分享，可在线阅读，更多相关《ch3组合逻辑电路.ppt（89页珍藏版）》请在三一办公上搜索。
1、第3章 组合逻辑电路,3.1 概述3.2 组合逻辑电路的分析方法和设计方法3.3 常用中规模标准组合逻辑电路3.4 组合电路中的竞争冒险,3.1 概述,数字电路按其完成逻辑功能的不同特点，可划分为组合逻辑电路和时序逻辑电路两大类。,向量函数形式：Y=F(A),组合逻辑电路：从逻辑上讲，组合电路在任一时刻的输出状态仅由该时刻的输入状态决定，而与过去的输入状态无关。从结构上讲，组合电路都是单纯由逻辑门组成，且输出不存在反馈路径。,电路无记忆功能,所谓逻辑电路的分析，就是找出给定逻辑电路输出和输入之间的逻辑关系，并确定电路的逻辑功能。分析过程一般按下列步骤进行：根据给定的逻辑电路，从输入端开始，逐级
2、推导出输出端的逻辑函数表达式。根据输出函数表达式列出真值表。用文字概括出电路的逻辑功能。,3.2 组合逻辑电路的分析方法和设计方法,一、组合逻辑电路的分析方法,直接由逻辑门电路构成的组合逻辑电路称为门级组合逻辑电路。,例1：分析下图电路的逻辑功能，已知此电路用于数据分类，试指出该电路的用途。,解：,逻辑表达式：,真值表：,调整：,结论：分类出4位二进制数中的素数2、3、5、7、11、13。,例2：试分析如下电路图的逻辑功能。,逻辑函数表达式：,解：,逻辑真值表：,结论：当DCBA表示的二进制数小于或等于5时Yo为1，这个二进制数大于5且小于11时Y1为1，当这个二进制数大于或等于11时Y2为1
3、。因此，这个逻辑电路可以用来判别输入的4位二进制数数值的范围。,3.2 门级组合逻辑电路的分析和设计方法,二、组合逻辑电路的设计方法,工程上的最佳设计，通常需要用多个指标去衡量，主要考虑的问题有以下几个方面：所用的逻辑器件数目最少，器件的种类最少，且器件之间的连线最少。这样的电路称“最小化”电路。满足速度要求，应使级数最少，以减少门电路的延迟。功耗小，工作稳定可靠。,所谓组合逻辑电路设计，就是根据给出的实际逻辑问题，求出实现这一逻辑功能的最佳逻辑电路。,逻辑抽象。将文字描述的逻辑命题转换成真值表叫逻辑抽象。首先要分析逻辑命题，确定输入、输出变量；然后用二值逻辑的0、1两种状态分别对输入、输出变
4、量进行逻辑赋值，即确定0、1 的具体含义；最后根据输出与输入之间的逻辑关系列出真值表。根据真值表，写出相应的逻辑函数表达式。将逻辑函数表达式化简,并变换为与门电路相对应的最简式。根据化简的逻辑函数表达式画出逻辑电路图。工艺设计。包括设计机箱、面板、电源、显示电路、控制开关等等。最后还必须完成组装、测试。,组合逻辑电路的设计一般可按以下步骤进行：,例3：某工厂有三条生产线，耗电分别为1号线10kW，2号线20kW，3号线30kW，生产线的电力由两台发电机提供，其中1号机20kW，2号机40kW。试设计一个供电控制电路，根据生产线的开工情况启动发电机，使电力负荷达到最佳配置。,解：逻辑抽象,输入变
5、量：13号生产线以A、B、C表示，生产线开工为1，停工为0；,输出变量：12号发电机以Y1、Y2表示，发电机启动为1，关机为0；,逻辑真值表,逻辑函数式,卡诺图化简,与或式：,与非与非式：,逻辑电路图,与或式,与非与非式,例4：用与非门设计一个举重裁判表决电路。设举重比赛有3个裁判，一个主裁判和两个副裁判。只有当两个或两个以上裁判判明成功，且其中有一个为主裁判时，表明举重成功。,解：逻辑抽象,输入变量：主裁判为A，副裁判为B、C。判明成功为1，失败为0；,输出变量：举重成功与否用变量Y表示，成功为1，失败为0；,逻辑真值表,卡诺图化简,逻辑电路图,课本例题,0,3.3 常用中规模标准组合逻辑电
6、路,半加器：不考虑低位进位将两个一位二进制数A和B相加。,1.一位加法器,半加器真值表,3.3.1 加法器,全加器：需考虑低位进位将两个一位二进制数A和B相加。,2.多位加法器：两个多位二进制数相加。,串行进位加法器（模仿手工计算方式）,首先求最低位的和，并将进位向高位传递，由低向高逐次求各位的全加和，并依次将进位向高位传递，直至最高位。每一位的相加结果都必须等到低一位进位产生以后才能建立，传输延迟时间长（最差需要经过4个全加器的延迟时间）。,4位串行进位加法器,超前进位加法器,例：试用两片4位超前进位加法器74LS283构成一个8位加法器。,解：低位芯片的高位进位输出端接高位芯片的低位进位输
7、入端。,高位,低位,用文字、符号或数码表示特定对象的过程称为编码。在数字电路中用二进制代码表示有关的信号称为二进制编码。实现编码操作的电路就是编码器。按照被编码信号的不同特点和要求，有普通编码器、优先编码器、二十进制编码器之分。,使用编码技术可以大大减少数字电路系统中信号传输线的条数，同时便于信号的接收和处理。例如：一个由8个开关组成的键盘，直接接入：需要8条信号传输线；编码器：只需要3条数据线。（每组输入状态对应一组3位二进制代码）,3.3.2 编码器,输入：I0I7 8个高电平信号，输出：3位二进制代码Y2Y1Y0。故也称为8线3线编码器。,1.普通编码器,用n位二进制代码可对N2n个输入
8、信号进行编码，输出相应的n位二进制代码。,特点：输入I0I7当中只允许一个输入变量有效，即取值为1（高电平有效）。,三位二进制普通编码器,3位二进制编码器的真值表,逻辑表达式：,两位二进制普通编码器,2.3位二进制优先编码器,3.集成8线-3线优先编码器,出,3.3.3 译码器（Decoder）,译码是编码的逆过程，即将具有特定含义的一组代码“翻译”出它的原意的过程叫译码。实现译码功能的逻辑电路称为译码器。数字电路中，常用的译码器有二进制译码器、二十进制译码器和显示译码器。,二进制译码器,设二进制译码器的输入端为n个，则输出端为2n个，且对应于输入代码的每一种状态，2n个输出中只有一个有效（为
9、1或为0），其余全无效（为0或为1）。,2线4线译码器：,2线4线译码器真值表,逻辑函数：,2线4线译码器电路,液晶显示器（LCD）：液晶是一种既具有液体的流动性又具有晶体光学特性的有机化合物。外加电场能控制它的透明度和显示的颜色，由此制成LCD。,液晶显示器两个电极上加50HZ500HZ 的交变电压。,玻璃盖板,透明电极（正面电极）,反射电极（公共电极）,液晶,加电场,未加电场,符号,暗灰色,优点：功耗极低；缺点：亮度很低，响应速度慢。,透明色,（2）液晶显示器（LCD）,0,0,0,0,0,0,1,1,1,译码器的应用,数据选择器又称多路选择器(Multiplexer,简称MUX)。每次在
10、地址输入的控制下，从多路输入数据中选择一路输出，其功能类似于一个单刀多掷开关。,数据选择器示意图,3.3.4 数据选择器,_,+,c,b,3.4 组合电路中的竞争冒险,一、竞争与冒险现象,在组合电路中，某一输入变量经不同途径传输后，由于门电路的传输延迟时间的不同，则到达电路中某一会合点的时间有先有后，这种现象称为竞争。,由于竞争而使电路输出出现不符合门电路稳态下的逻辑功能的现象，即出现了尖峰脉冲（毛刺），这种现象称为冒险。,正脉冲“1”型冒险,AB,当B=C=1时，,注意：竞争的存在不一定都会产生冒险（毛刺）。,由于不同的传输路径的门电路的延迟造成的竞争 自竞争。,负脉冲“0”型冒险,由于门电
11、路的两个输入信号同时向相反的电平跳变时有时间差造成的竞争 互竞争。,一个变量以原变量和反变量出现在逻辑函数F中时，则该变量是具有竞争条件的变量。如果消去其他变量（令其他变量为0或1），留下具有竞争条件的变量，若函数出现则产生负的尖峰脉冲的冒险现象，“0”型冒险；若函数出现则产生正的尖峰脉冲的冒险现象，“1”型冒险。,二、竞争冒险现象的检查方法,1.代数识别法,3.5 组合逻辑电路中的竞争与冒险,例：用代数识别法检查竞争冒险现象。,解：A是具有竞争条件的变量。,3.5 组合逻辑电路中的竞争与冒险,例：用代数识别法判断电路是否存在冒险现象。,解：A和C是具有竞争条件的变量。,变量C不存在冒险现象。
12、,3.5 组合逻辑电路中的竞争与冒险,如果两卡诺圈相切，而相切处又未被其它卡诺圈包围，则可能发生冒险现象。如图，图上两卡诺圈相切，当输入变量ABC由011变为111时，Y从一个卡诺圈进入另一个卡诺圈，若把圈外函数值视为0，则函数值可能按 1-0-1 变化，从而出现毛刺。,2.卡诺图识别法,三、竞争冒险现象的消除,毛刺很窄，因此常在输出端对地并接滤波电容C，或在本级输出端与下级输入端之间，串接一个积分电路，可将尖峰脉冲消除。但C或R、C的引入会使输出波形边沿变斜，故参数要选择合适，一般由实验确定。,3.接入滤波电容法,加滤波电路排除冒险,只要在其卡诺图上两卡诺圈相切处加一个卡诺圈，即增加了一个冗余项，就可消除逻辑冒险。,4.修改逻辑设计法增加冗余项,第3章 小结,组合逻辑电路的特点是，电路任一时刻的输出状态只决定于该时刻各输入状态的组合，而与电路的原状态无关。组合电路就是由门电路组合而成，电路中没有记忆单元，没有反馈通路。,1.正确理解组合器件的工作原理2.熟练掌握常用组合逻辑器件的逻辑功能及使用方法3.重点学习用中规模集成电路器件设计组合逻辑电路4.了解组合逻辑电路中的竞争与冒险,
