《9单片机嵌入式系统原理及应用贾好来单片机系统扩展与接口技术.ppt》由会员分享，可在线阅读，更多相关《9单片机嵌入式系统原理及应用贾好来单片机系统扩展与接口技术.ppt（222页珍藏版）》请在三一办公上搜索。
1、1,第9章 8051单片机系统扩展与接口技术,2,单片机应用系统必然包含合适的外围器件。外围器件与单片机的接口是单片机应用系统至关重要的环节。本章主要讲述8051单片机与常见的程序存储器、数据存储器、数字I/O通道的接口技术，模拟输入输出通道和单片机的接口技术。,3,本章内容,9.1 8051程序存储器的扩展9.2 8051数据存储器扩展9.3 8051的I/O接口扩展9.4 键盘与显示器接口9.5 8051单片机和A/D及D/A的接口9.6 单总线1-Wire接口的温度传感器DS18B20及其应用,4,9.1 8051程序存储器的扩展,存储器分类：只读存储器(ROM)：ROM中的信息一旦写入
2、之后，就不能随意更改，特别是不能在程序运行的过程中写入新的内容，故称之为只读存储器。ROM又分为：掩膜ROM、可编程ROM、EPROM、E2PROM、Flash ROM等。随机存储器(RAM)：RAM在程序运行过程中可根据需要随时更改其中的内容，断电后不能保存数据。E2PROM(EEPROM):是一种用电信号编程、电信号擦除的ROM芯片，写入的速度比较慢，但断电后能够保存信息。,5,Flash ROM:又称闪烁存储器，是非易失性、电擦除型存储器。其特点是可快速在线修改其存储单元中的数据，标准改写次数可达1万次。与E2PROM相比，Flash ROM的读写速度都很快。由于其性能比E2PROM要好
3、，所以目前大有取代E2PROM的趋势。MCS-51系列单片机具有64KB的程序存储器空间，其中8051、8751型单片机含有4 KB 的片内程序存储器,而8031型单片机则无片内程序存储器。当采用8051、8751型单片机而程序超过4KB,或采用8031型单片机时,就需要进行程序存储器的扩展。,6,9.1.1 8051外部程序存储器的操作时序,图9-1是与访问外部程序存储器有关的时序图。其中a)是没有访问外部数据存储器，即没有执行MOVX类指令情况下的时序；b)是访问外部数据存储器操作时的时序。CPU由外部程序存储器取指时，16位地址的低8位PCL由P0输出，高8位PCH由P2输出，而指令由P
4、0输入。,7,8,9,在不执行MOVX指令时，P2口专用于输出PCH，P2有输出锁存功能，可直接接至外部存储器的地址端，无需再加锁存。P0口则作分时复用的双向总线，输出PCL，输入指令。在这种情况下，每一个机器周期中，允许地址锁存信号ALE两次有效，在ALE由高变低时，有效地址PCL出现在P0总线上，低8位地址锁存器应在此时把地址锁存起来。同时也是每个机器周期两次有效，用于选通外部程序存储器，使指令送到P0总线上，由CPU取入。,10,当系统中接有外部数据存储器，执行MOVX指令时，时序有些变化，见图b)若执行的是MOVX DPTR指令，则此地址就是DPL值(数据指针的低8位)，同时，在P2口
5、出现有效的DPH值(数据指针的高8位)；若执行的是MOVX Ri指令，则此地址就是Ri的内容，同时在P2口线上出现的将是专用寄存器P2(即口内锁存器)的内容。,11,9.1.2 并行EEPROM及其扩展,AT28C64B是ATMEL公司生产的高速并行EEPROM，存储容量8k8bit；读取时间70ns，最大页写入时间10ms；工作电流为40mA，待机电流100A；硬件和软件数据保护；数据轮询和触发位用于写结束检测；可靠性高：100000次擦写，数据可保存10年；单电源供电，其引脚和内部框图如图9-2：,12,a)引脚图,b)内部结构框图,图9-2 AT28C64的引脚和内部结构框图,A0A12
6、：地址线；I/O0-I/O7：数据的输入输出；：芯片使能，低电平有效；：输出使能，低电平有效；：写使能，低电平有效。,对AT28C64的读写对AT28C64的读写和SRAM相同，无非是写入时间略长。在写入命令发出后，需要判断写入过程是否结束。工程上常采取延时的方法或查询I/O7，也就是所谓的轮询功能。轮询功能是指在28C64写入期间，如果读取I/O7上的数据，则得到最后一次写入数据的补码，即如果在I/O7写入的数据为逻辑“1”，则读出的数据为“0”；反之，如果在I/O7写入的数据为逻辑“0”，则读出的数据为“1”。当写入过程结束，则从I/O7引脚读出的数据是真实的写入数据。,13,14,28C
7、64和89S52的连接28C64既可作为外部程序存储器，又可作为数据存储器。在写入期间，单片机通过查询I/O7引脚状态，来判断写入过程是否结束。28C64的片选信号由P2.7提供。因28C64可作为外部程序存储器和外部数据存储器合并使用，故将 信号和 加到与门74HC08上，并将其输出与28C64的数据输出允许 信号相连。,15,图9-3 AT89S52单片机和AT28C64的接口,16,例9-1 根据AT89S52单片机和 AT28C64的接口电路，编写对AT28C64进行写操作的字程序。要写入的数据区取自源数据区。子程序的入口参数如下：R0：写入的字节计数器 R1：28C64的低8位地址寄
8、存器R2：AT28C64的高8位地址寄存器 R3：源数据区首地址的低8位寄存器R4：源数据区首地址的高8位寄存器 R5:写入的数据,17,解：程序清单如下：WR1:MOV DP0L,R3 MOV DP0H,R4;源数据区16位地址传输到;DPTR0中MOVX A,DPTR;取数据MOV R5，AINCDPTRMOV R3,DP0LMOV R4,DP0HMOV DP0L,R1MOV DP0H,R2;28C64地址传输到DPTR0中MOVXDPTR,A;将A的内容写入28C64H,18,NOP NOP NOPWAIT:MOVX A,DPTR;读取最后一次写入的数据 XRL A,R5 JNZ WAI
9、T;写入的I/O7和读出的I/O7不相等;写入没有结束，等待 INC DPTR MOV R1,DP0L MOV R2,DP0H DJNZ R0,WR1;未完成，循环 RET,19,9.1.3并行Flash 存储器FM16W08及其扩展,性能特点存储容量为64Kbit(即8k8byte)；读写寿命为100亿次；掉电数据可保存38年；写数据无延时；读取时间为70ns；读周期约为130ns；低功耗，工作电流为12mA，待机电流仅为20；宽电压范围供电，2.7V5.5V；工作温度范围为-40+85；具有特别优良的防潮湿、防电击及抗震性能；与并行SRAM或E2PROM管脚兼容。,20,引脚定义A0A12
10、：地址线，在 的下降沿被锁定；DQ0DQ7：数据输入输出线；：片选信号线，为低电平时，芯片被选中；：输出使能，低电平时，FM16W08把数据送到总线；为高电平时，数据线为高阻态；：写使能，低电平时，总线的数据写入由A0A12确定的地址中。,21,图9-4 FM16W08的引脚和内部结构框图,22,(1)读操作 FW16W08的读操作一般在 下降沿开始，这时地址位被锁存，存储器读周期开始，一旦开始，应使 保持不变，一个完整的存储器周期可在内部完成，在访问时间结束后，总线上的数据变为有效。当地址被锁存后，地址值可在满足保持时间参数的基础上发生改变，这一点不象SRAM，地址被锁存后改变地址值不会影响
11、存储器的操作。,23,图9-5 FM16W08的读时序和参数,24,(2)写操作 FW16W08的写操作由 和 控制，地址在 的下降沿锁存。控制写操作时，在开始写周期之前置0，即当 有效时，应先为低电平。FRAM没有写延时，读与写访问时间是一致的，整个存储器操作一般在一个总线周期出现。因此，任何操作都能在一个写操作后立即进行，而不象E2PROM需要通过判断来确定写操作是否完成。,25,图9-6 FM16W08的写时序和参数,26,(3)充电操作 预充电操作是准备一次新访问存储器的一个内部条件，所有存储器周期包括一个存储器访问和一个预充电，预充电在 脚为高电平或无效时开始，它必须保持高电平至少为
12、最小的预充电时间，由于预充电在 上升沿开始，这使得用户可决定操作的开始，同时该器件有一个 为低电平必须满足的最大时间规范。,27,Flash存储器FM16W08和SRAM时序的区别：FRAM、SRAM外部引脚虽然相同，但读写时序有所不同，编写对应的读写程序时，需要考虑其不同之处。,图9-7 FRAM和SRAM的选通信号,28,4.FRAM和8051单片机的接口 8051单片机的ALE引脚为地址锁存允许信号，访问单片机外部存储器时，该脚将输出一个负跳沿的脉冲以用于锁存16位地址的低8位。要保证对FM16W08的正确访问，必须注意两点：第一，FRAM的访问时间必须大于70ns；第二，ALE的高电平
13、宽度必须大于60ns。,29,图9-8 AT89S52单片机和FM16W08的接口,30,9.2 8051数据存储器扩展,数据存贮器的扩展方法可分为：并行扩展：数据存储器的数据口和单片机的数据口P0相连，8051单片机每次可读入或输出8位数据。常见的数据存储器芯片有6116、6264、62128等SRAM。串行扩展：串口数据存储器和单片机的接口方式为SPI总线或I2C总线，存储器的类型主要是EEPROM和Flash，主要用于保存一些数据或常数。,31,9.2.1 并行接口外部数据存贮器的操作时序,32,读并行接口外部数据存贮器的时序在第一个机器周期的S1，允许地址锁存信号ALE由低变高，开始了
14、读周期。在S2状态，CPU把低8位地址送上P0总线，把高8位地址送上P2口(采用MOVX DPTR指令)。ALE的下降沿用来把低8位地址信息锁存到外部锁存器内。而高8位地址信息此后一直锁存在P2口上，无需再加外部锁存。在S3状态，P0总线驱动器进入高阻状态。在S4状态，读控制信号 变为有效，它使得被寻址的并行接口数据存贮器略过片刻后把有效的数据送上总线，当 回到高电平后，被寻址的并行接口存贮器把其本身的总线驱动器悬浮起来，使P0总线又进入高阻状态。,33,34,写并行接口外部数据存贮器的时序与上述类同。但写的过程是CPU主动把数据送上总线，故在时序上，CPU向P0总线送完被寻址存贮器的低8位地
15、址后，在S3状态，就由送地址直接改为送数据上总线，其间总线上不出现高阻悬浮状态。在S4状态，写控制信号 有效，选通被寻址的存贮器，稍过片刻，P0上的数据就写到被寻址的存贮器内了。,35,9.2.2 8051单片机扩展并行接口外部数据存贮器SRAM,扩展容量小于256B，用MOVX Ri指令访问外部SRAM，只用P0口传送8位地址；扩展容量大于256B，用MOVX DTPR指令访问外部SRAM，同时用P0和P2口传送16位地址，P0口传送低8位，P2口传送高8位。1.6264的引脚和操作方式6264是8k8位的静态随机存储器芯片，采用CMOS工艺制作，由单一+5V供电，额定功耗200mW，典型存
16、取时间为200ns。为28脚双列直插式封装，其管脚如图9-10所示。,36,图9-10 6264引脚排列和操作方式,37,图9-11 扩展单片6264静态数据存储器电路,38,注意：扩展单片程序存储器时，片选端直接接地即可，因为系统中不会再有其它程序存储器芯片。但是扩展单片数据存储器时，其片选端能否直接接地则还须考虑应用系统中有无I/O口及外围设备扩展，如果有，则要统一进行片选选择。,39,9.2.3 8051扩展SPI接口外部Flash数据存贮器FM25040B,1.FM25040B的特点 存储容量 5128bits 读写次数1012 数据可保存38年 写入无延迟 总线频率最高可达20Mhz
17、 硬件可直接替代EEPROM 可运行在SPI的模式0和模式3 硬件写保护和软件写保护 待机电流4A，工作电流250A 8引脚SOIC封装,40,2.FM25040B的结构和引脚,图9-12 FM25040B的内部结构和引脚排列,41,图9-12 FM25040B的内部结构和引脚排列,42,3.FM25040B的操作命令和操作时序,(1)置位写使能锁存器命令WREN,FM25040B上电时禁止写操作。在任何写操作之前，必须发出WREN命令。在WREN命令发出之后允许发出写操作代码，包括写状态寄存器和写存储器命令。WREN操作使内部写使能锁存器被置位。状态寄存器的WEL表示锁存器的状态。WEL=1
18、表示写允许。任何写操作的完成将自动清除写使能锁存器，如果没有新的WREN命令，则写操作无法进行。图9-13是WREN命令的时序图。,43,图9-13 WREN命令的时序图,44,(2)写禁止命令WRDIWRDI命令禁止所有的写操作。在写操作被禁止的情况下，状态寄存器的WEL=0。图9-14 是WRDI命令时序图。,45,图9-14 WRDI命令的时序图,(3)读状态寄存器命令RDSR读状态寄存器命令RDSR允许主器件校验状态寄存器的内容。状态寄存器提供了写保护当前状态。在RDSR命令之后，FM25040B返回单字节的状态寄存器内容。状态寄存器详细描述见“状态寄存器和写保护”。图9-15 是RD
19、SR命令时序图,46,图9-15 RDSR命令时序图,(4)写状态寄存器命令WRSRWRSR命令允许用户向单字节的状态寄存器做写操作而确定写保护作用的范围或者不起保护作用。在发出WRSR命令之前，必须为高或者无效。在发出WRSR命令之前，WREN命令必须先发出。注意，WRSR命令是写操作，且执行完毕后将清除写使能锁存器，WRSR对应的总线时序图如图9-16所示。,47,图9-16 WRSR命令的时序图,48,(5)状态寄存器和写保护FM25040B的写保护特点是多层次的。首先，在任何写操作之前，WREN命令必须发出。如果写命令已经发出，引脚和状态寄存器控制存储器的操作。如果 为低，全部存储器被
20、写保护；如果 为高，存储器的写保护由状态寄存器决定。状态寄存器结构如表9-3所示。,49,其中，位4-7和位0为“0”，且不能被修改。注意，因为FRAM存储器没有写延迟，存储器不会出向“忙”现象，因此将位0设为逻辑“0”，而在EEPROM中，位0的意义为。非易失的BP1和BP0表示写保护的区域。WEL表示写使能锁存器的状态，由WREN命令置位，由WRDI命令或写周期结束时(变高)清除。BP1和BP0是存储器模块写保护位，不同的BP1、BP0保护不同的存储器模块，表9-4为对应的保护范围。,50,表9-3 FM25040B的状态寄存器,表9-4 FM25040B的存储器写保护范围,51,表9-5
21、 FM25040B的写保护,(6)存储器的写操作和SPI总线的EEPROM不同，FM25040B能够以总线速度执行一系列的写操作，且不需要页寄存器，可执行任意数量的写操作。所有的存储器写操作均以操作命令WREN开始。然后，主器件发出写命令操作码。写命令操作码包括存储器地址的高位，操作码的位3对应于字节地址的A8；下一字节是存储器地址的低8位A7-A0。这样，9位地址确定了要写入数据的第一字节的地址。紧接着的字节是要写入的数据。数据的内部地址随主器件不断发出的时钟增加而增加。如果最后一个地址达到1FFH，计数器将回归到0。写操作时首先发送数据的MSB。和EEPROM不同，FM25040B可以连续
22、写入多个字节的数据，且每个字节在输入8个时钟后立即写入。在片选信号 的上升沿结束一次写操作。图9-17是存储器写的时序图。,52,图9-17 FM25040B的存储器写时序图,53,(7)存储器的读操作在片选信号 的下降沿，主器件可以发出读操作指令码。操作码包括存储器地址的高位，紧接着的是存储器地址的低8位。这样，9位地址确定了要读出数据的第一字节的地址。在主器件输出完整地读操作码之后，SI被忽略。然后，主器件发出8个时钟脉冲，每个时钟脉冲对应于一位数据输出，数据的内部地址随主器件不断发出的时钟增加而增加。如果地址到达1FFH，计数器回归000H。读首先读MSB。在片选信号 的上升沿结束一次读
23、操作。图9-18是存储器读的时序图。,54,图9-18FM25040B的存储器读时序图,55,(8)总线挂起命令HOLD引脚 用于中断串行操作而不终止。若SCK=0，主器件将 拉低，则当前操作暂停；若SCK=0，主器件将 拉高，则恢复操作。必须在SCK=0时变化，而SCK则可在挂起状态器件变化。FM25040B和AT89S52的接口AT89S52没有SPI接口，可以用普通I/O口模拟SPI口，如图9-19所示。,56,图9-19AT89S52和FM25040B的接口,57,58,9.3 8051的I/O接口扩展9.3.1 I/O接口的功能,8051扩展的I/O接口电路主要应满足以下几项功能要求
24、：1.实现和不同外设的速度匹配 2.输出数据锁存和输入数据三态缓冲3.CPU的负载能力和外围设备端口选择问题,59,9.3.2 端口的编址,1.独立编址方式 独立编址就是把I/O地址空间和数据存储器地址空间分开进行编址。2.统一编址方式 这种编址方式是把I/O端口的寄存器与数据存储器单元同等对待，统一进行编址。统一编址方式的优点是不需要专门的I/O指令，直接使用访问数据存储器的指令进行I/O操作，简单、方便且功能强。,60,8051单片机使用的是统一编址方式，即I/O和外部数据存储器RAM是统一编址的，用户可以把外部64K字节的数据存储器RAM空间的一部分作为扩展的I/O接口的地址空间，每一个
25、接口芯片中的一个功能寄存器(端口)的地址就相当于一个RAM存储单元，CPU可以象访问外部存储器RAM那样访问I/O接口芯片，对其功能寄存器进行读、写操作。,61,9.3.3 I/O数据的几种传送方式,1.无条件传送 无条件传送类似于单片机和外部数据存储器之间的数据传送，比较简单。当外设速度能和单片机的速度相比拟时，常常采用无条件传送方式。另外，当外设的工作速度非常慢，以致人们任何时候都认为它已处于“准备好”的状态时，也可以采用无条件传送方式。,2.查询状态传送,查询传送方式下，单片机需要I/O接口为外设提供状态和数据两个端口，单片机通过状态口查询外设“准备好”后就进行数据传送。查询式传送的优点
26、是通用性好，硬件连线和查询程序十分简单，但是效率不是很高。为了提高单片机对外设的工作效率，通常采用中断传送I/O数据的方式。,62,3.中断传送方式,中断传送方式是利用单片机本身的中断功能和I/O接口的中断功能来实现I/O数据的传送。采用中断方式可使单片机和外设并行工作。单片机只有在外设准备好后才中断主程序，而进入外设的中断服务程序，中断服务完成后又返回主程序继续执行。因此，采用中断方式可以大大提高单片机的工作效率。,63,64,9.3.4可编程并行I/O芯片8255A,8255A具有3个8位并行I/O口,称为PA口、PB口和PC口。其中PC口又分为高4位和低4位,通过控制字设定可以选择三种工
27、作方式:基本输入/输出;选通输入/输出;PA口为双向总线。,65,D7D0：三态双向数据线，与单片机数据总线连接，用来传送数据信息；：片选信号线，低电平有效，表示芯片被选中；：读出信号线，低电平有效，控制数据的读出；：写入信号线，低电平有效，控制数据的写入；VCC：+5V电源；PA7PA0：A口输入/输出线；PB7PB0：B口输入/输出线；PC7PC0：C口输入/输出线；RESET：复位信号线。A1A0：地址线，用来选择8255A内部端口。,1.8255A的引脚,66,2.内部结构 包括三个并行数据输入/输出端口，两个工作方式控制电路，一个读/写控制逻辑电路和8位数据总线缓冲器。(1)8255
28、A的三个8位并行口 PA口：8位数据输出锁存器和缓冲器；一个8位数据输入锁存器。PB口：8位数据输出锁存器和缓冲器；一个8位数据输入缓冲器(输入不锁存)。PC口：8位数据输出锁存器；一个8位数据输入缓冲器(输入不锁存)。通常PA口、PB口作为输入输出口，PC口既可作为输入输出口，也可在软件的控制下，分为两个4位的端口，作为端口A、B选通方式操作时的状态控制信号。,67,图9-21 8255A的内部结构,图9-20 8255A的引脚,68,（2）工作方式控制 工作方式控制电路有两个,一个是A组控制电路,另一个是B组控制电路。这两组控制电路共有一个控制命令寄存器,用来接收中央处理器发来的控制字。A
29、组控制电路用来控制A口和C口的上半部分（PC7PC4）。B组控制电路用来控制B口和C口的下半部分（PC3 PC0）。,69,（3）总线数据缓冲器总线数据缓冲器是一个三态双向8位缓冲器,作为 8255A 与系统总线之间的接口,用来传送数据、指令、控制命令以及外部状态信息。,（4）读/写控制逻辑电路 读/写控制逻辑电路接收CPU发来的控制信号、RESET、地址信号A1A0等,然后根据控制信号的要求,将端口数据读出,送往CPU或将CPU送来的数据写入端口。各端口的工作状态与控制信号的关系如表9-6所示。,70,表9-6 8255A端口工作状态选择表,71,8255A的工作方式(方式 0,方式 1,方
30、式 2)方式 0:基本输入/输出方式 这种方式不需选通信号。PA,PB和PC中任一端口都可以通过方式控制字设定为输入或输出。,方式 1:选通输入/输出方式 共有3个口,被分为两组。A组包括A口和PC7PC4,A口可由编程设定为输入或输出,PC7PC4 作为输入/输出操作的选通信号和应答信号。B组包括B口和PC3PC0,这时C口作为 8255A和外设或CPU之间传送某些状态信息及中断请求信号。,72,73,方式 2:双向传送方式。只有A口有方式 2,此时,A口为8位双向传送数据口,C口的高5位PC7PC3用来作为指定A口输入/输出的控制联络线。,74,3.工作方式选择控制字及C口置位/复位控制字
31、(1)三种工作方式由写入控制字寄存器的方式控制字来决定。方式控制字的格式如图9-22所示。三个端口中C口被分为两个部分，上半部分随A口称为A组，下半部分随B口称为B组。其中A口可工作于方式0，1和2，而B口只能工作在方式0和1。例如，写入工作方式控制字95H，可将8255A编程为：A口方式0输入，B口方式1输出，C口的上半部分(PC7PC4)输出，C口的下半部分(PC3PC0)输入。,75,图9-22 8255A的方式控制字,(2)C口8位中的任一位，可用一个写入控制口的置位/复位控制字来对C口按位置“1”或清“0”。这个功能主要用于位控。C口按位置位/复位控制字的格式如图9-23所示。例如，
32、07H写入控制口，是PC3置1，08H写入控制口，PC4清0。,76,77,图9-23 C口按位置位/复位控制字格式,4.8255A的三种工作方式：方式0、方式1、方式2,(1)8255A方式0，是基本的输入/输出工作方式。在这种方式下，三个端口都可以由程序设置为输入或者输出，没有固定的用于应答的联络信号。方式0基本功能如下：具有两个8位端口(A，B)和两个4位端口(C口的上半部分和下半部分)；任何一个端口都可以设定为输入或者输出。各端口的输入、输出可构成16种组合；数据输出时锁存，输入时不锁存；,78,8255A的A口、B口和C口均可设定为方式0，并可根据需要规定各端口为输入方式或输出方式。
33、例如，设8255A的控制字寄存器地址为0FF7FH(见图9-29)，则令A口和C口高4位工作在方式0输出以及B口和C口低4位工作于方式0输入，初始化的程序为：MOV DPTR,#0FF7FH;控制字寄存器地址送DPTR MOV A,#83H;方式控制字83H送(A)MOVX DPTR,A;83H送控制字寄存器。,79,在方式0下，8051可对8255A进行I/O数据的无条件传送，例如，读一组开关的状态，控制一组指示灯的亮、灭。实现这些操作，并不需要应答联络信号。外设的I/O数据可在8255A的各端口得到锁存和缓冲，也可以把其中的某几位指定为外设的状态输入位，CPU对状态位查询便可实现I/O数据
34、的查询方式传送。因此，8255A的方式0属于基本输入/输出方式。,80,(2)8255A方式1，选通式输入/输出工作方式。,A口和B口皆可独立地设置成这种工作方式。在方式1下，8255A的A口和B口通常用于传送和它们相连外设的I/O数据，C口用作A口和B口的应答联络线，以实现中断方式传送I/O数据。C口的PC7PC0应答联络线是在设计8255A时规定的，其各位分配见图9-24和图9-26，图中，标有I/O各位仍可用作基本输入/输出，不作应答联络线用。,81,1)方式1输入,当任何一个端口按照工作方式1输入时，应答联络信号如图9-24所示，各应答联络信号的功能如下：选通输入，低电平有效。是由输入
35、设备送来的输入信号。IBF：输入缓冲器满，高电平有效。表示数据已送入输入锁存器，它由 信号的下降沿置位，由 信号的上升沿复位。INTR：中断请求信号，高电平有效，由8255A输出，向CPU发中断请求。INTE A:口中断允许信号，由PC4的置位/复位来控制，INTE B由PC2的置位/复位来控制。,82,图9-24 8255A方式1输入联络信号,83,图9-25A口方式1输入工作示意图,84,每个信号的发出者和承受者弄清各信号之间的因果关系,85,下面以A口的方式1输入为例(A口方式1输入工作示意图见图9-25)，介绍方式1输入的工作过程以及各控制联络信号的功能。当输入设备输入一个数据并送到P
36、A7PA0上时，输入设备自动在选通输入线 上发送一个低电平选通信号。8255A收到 上负脉冲后自动做两件事：一是把PA7PA0上输入数据存入A口的输入数据缓冲/锁存器；二是使输入缓冲器输出线IBFA变为高电平，以通知输入设备8255A的A口已收到它送来的输入数据。8255A同时检测到 变为高电平、IBFA为高电平时使INTR A变为高电平，向CPU发出中断请求。CPU响应中断后，可以通过中断服务程序从A口的“输入数据缓冲/锁存器”读取输入设备送来的输入数据。当输入数据被CPU读走后，8255A撤消INTR A上中断请求，并使IBFA变为低电平，以通知输入设备可以送下一个输入数据。,86,2)当
37、任何一个端口按照工作方式1输出时，,应答联络信号如图9-26所示，各联络信号的功能如下：输出缓冲器满信号，低电平有效，是8255A输出给输出设备的联络信号。表示CPU已把输出数据送到指定端口，外设可以将数据取走。它由 信号的上升沿置“0”(有效)，由 信号的下降沿置“1”(无效)。：外设响应信号，低电平有效。表示CPU输出给8255A的数据已由输出设备取走。,87,INTR：中断请求信号，高电平有效。表示数据已被外设取走，请求CPU继续输出数据。中断请求的条件是、和INTE(中断允许)为高电平，中断请求信号由 的下降沿复位。INTE A：由PC6的置位/复位来控制。INTE B：由PC2的置位
38、/复位来控制。图9-27为B口工作于方式1输出下的工作示意图,88,89,图9-26 方式1输出联络信号,90,图9-27 方式1选通输出示意图,3)方式2,只有A口才能设定。图9-28为方式2下的工作过程示意图。在方式2下，PA7PA0为双向I/O总线。当作为输入总线使用时，PA7PA0受 和IBFA控制，其工作过程和方式1输入时相同；当作为输出总线使用时，PA7PA0受 和 控制，其工作过程和方式1输出时相同。只适用于A口，且C口提供固定的联络信号；当A口工作在方式2，B口可工作在方式0或1；C口没有被指定为联络信号的其他位可以工作在方式0，可选择输入/输出。,91,图9-28 A口在方式
39、2下的工作示意图,92,93,5.8051单片机和8255A的接口,图9-29 AT89S52与8255A 接口电路,94,例题1：要求8255A工作在方式0，且A口作为输入，B口、C口作为输出，则样例程序如下：MOV A,#90H;A口方式0输入,B口,C口输出的方式控制;字AMOV DPTR,#0FF7FH;控制寄存器地址DPTRMOVX DPTR,A;方式控制字控制寄存器MOV DPTR,#0FF7CH;A口地址DPTRMOVX A,DPTR;从A口读数据MOV DPTR,#0FF7DH;B口地址DPTRMOV A,#DATA1;要输出的数据DATA1AMOVX DPTR,A;将DATA
40、1送B口输出MOV DPTR,#0FF7EH;C口地址DPTR MOV A,#DATA2;DATA2AMOVX DPTR,A;将DATA2送C口输出,95,8255A的C口8位中的任一位，均可用指令来置位或复位。1)如果想把C口的PC5置1，相应的控制字为00001011B=0BH，程序如下：MOV DPTR,#FF7FH;控制口地址DPTRMOV A,#0BH;控制字AMOVX DPTR,A;控制字控制口，PC5=12)如果想把C口的第6位PC5复位，相应的控制字为00001010B=0AH，程序如下：MOV DPTR,#0FF7FH;控制口地址DPTRMOV A,#0AH;控制字AMOVX
41、 DPTR,A;控制字送到控制口PC5=0,96,例题9-2：图9-30是AT89S52扩展8255A与打印机接口的电路。8255A的片选线为P0.7，打印机与AT89S52采用查询方式交换数据。打印机的状态信号输入给PC7，打印机忙时BUSY=1，打印机的数据输入采用选通控制，当出现负跳变时数据被打入，要求编写向打印机输出80个数据的程序。设8255A的A、B、C和控制寄存器的口地址分别为：7CH、7DH、7EH和7 FH。8255A的方式1中为低电平有效，而打印机要求下降沿选通。所以8255A采用方式0，由PC0模拟产生信号。因PC7输入，PC0输出，则方式选择命令字为：10001110B
42、=8EH。,97,图9-30 AT89S52扩展8255A与打印机接口的电路,98,自内部RAM 20H单元开始向打印机输出80个数据的程序如下：MOV R0,#7FH;R0指向控制口 MOV A,#8EH;方式控制字为8EH MOVX R0,A;送方式控制字 MOV R1,#20H;送内部RAM数据块首地址至指针R1 MOV R2,#50H;置数据块长度 LP:MOV R0,#7EH;R0指向C口 LP1:MOVX A,R0;读PC7连接BUSY状态 JB ACC.7,LP1;查询等待打印机 MOV R0,#7CH;指向A口 MOV A,R1;取RAM数据 MOVX R0,A;数据输出到82
43、55A口锁存 INC R1;RAM地址加1,99,MOV R0,#7FH;R0指向控制口 MOV A,#00H;PC复位控制字 MOVX R0,A;PC00，产生 下降沿 MOV A,#01H;PC0置位控制字 MOVX R0,A;PC0=1，产生 上升沿 DJNZ R2,LP;未完，则反复,100,9.3.5用串行口扩展并行I/O口,74LS165是8位并行置入移位寄存器，TXD(P3.1)作为移位脉冲输出端与所有74LS165的移位脉冲输入端CLK相连；RXD(P3.0)作为串行输入端作74LS165的串行输出端QH相连；P1.0用来控制74LS165的移位与置入而同 相连；74LS165
44、的时钟禁止端（15脚）接地，表示允许时钟输入。当扩展多个8位输入口时，两芯片的首尾（QH与SIN）相连。,101,图9-31 利用串行口扩展输入口,102,下面的程序是从16位扩展口读入5组数据(每组二个字节)，并把它们转存到内部RAM 20H开始的单元中。MOV R7,#05H;设置读入组数MOV R0,#20H;设置内部RAM数据区首址START:CLR P1.0;并行置入数据=0SETB P1.0;允许串行移位，=1MOV R1,#02H;设置每组字节数，即外扩;74LS165的个数RXDATA:MOV SCON,#00010000B;设串行口方式0，;允许接收;启动接收过程,103,W
45、AIT:JNB RI,WAIT;未接收完一帧，循环等待 CLR RI;清RI标志，准备下次接收 MOV A,SBUF;读入数据 MOV R0,A;送至RAM缓冲区 INC R0;指向下一个地址 DJNZ R1,RXDATA;未读完一组数据，继续 DJNZ R7,START;5组数据未读完重新并行置入;对数据进行处理,104,9.4键盘与显示器接口9.4.1 键盘接口,键盘实际上是由排列成矩阵形式的一系列按键开关组成,用户通过键盘可以向CPU输入数据、地址和命令。键盘按其结构形式可分为:编码式键盘和非编码式键盘两类。单片机系统中普遍使用非编码式键盘,这类键盘主要解决以下几个问题:键的识别;如何消
46、除键的抖动;键的保护。,105,1.非编码式键盘工作原理 非编码式键盘识别按键的方法有两种:一是行扫描法,二是线反转法。1)行扫描法通过行线发出低电平信号,如果该行线所连接的键没有按下的话,则列线所接的端口得到的是全“1“信号,如果有键按下的话,则得到非全“1“信号。为了防止双键或多键同时按下,往往从第0行一直扫描到最后1行,若只发现1个闭合键,则为有效键,否则全部作废。找到闭合键后,读入相应的键值,再转至相应的键处理程序。,106,2)线反转法 线反转法也是识别闭合键的一种常用方法,该法比行扫描速度快,但在硬件上要求行线与列线外接上拉电阻。先将行线作为输出线,列线作为输入线,行线输出全“0”
47、信号,读入列线的值,然后将行线和列线的输入输出关系互换,并且将刚才读到的列线值从列线所接的端口输出,再读取行线的输入值。那么在闭合键所在的行线上值必为 0。这样,当一个键被按下时,必定可读到一对唯一的行列值。,107,图9-32 8255A扩展的I/O口组成的行列式键盘,108,；键盘接口汇编语言子程序：若键闭合，键值存入(A)中，键值的计算公式是：键值=行首键号列号；若无键闭合，则(A)=0FFHPA8255 EQU 7FFCH;8255A的A口地址PB8255 EQU 7FFDH;8255A的B口地址PC8255 EQU 7FFEH;8255A的C口地址CC8255 EQU 7FFCH;8
48、255A的控制口地址KEY1:ACALL KS1;调用判断有无键按下子程序JNZ LK1;有键按下时，(A)0转消颤延时AJMP KEY1;无键按下返回LK1:ACALL T12ms;调12ms延时子程序ACALL KS1;查有无键按下，若有则为键真实按JNZ LK2;键按下(A)0转逐列扫描AJMP KEY1;不是键按下返回LK2:MOV R2,#0FEH;首列扫描字入R2MOV R4,#00H;首列号入R4,109,LK4:MOV DPTR,#PB8255;列扫描字送至8255PB口MOV A,R2MOVX DPTR,AINC DPTR;指向8255PC口MOVX A,DPTR;8255P
49、C口读入行状态JB ACC.0,LONE;第0行无键按下，转查第1行MOV A,#00H;第0行有键按下，该行首键号;#00H(A)AJMP LKP;转求键号LONE:JB ACC.1,LTWO;第1行无键按下，转查第2行 MOV A,#08H;第1行有键按下，该行首键号;#08H(A)AJMP LKP,110,LTWO:JB ACC.2,LTHR;第2行无键按下，转查第3行 MOV A,#10H;第2行有键按下，该行首键号;#10H(A)AJMP LKPLTHR:JB ACC.3,NEXT;第3行无键按下，改查下一列MOV A,#18H;第3行有键按下该行首键号;#18H(A)LKP:ADD
50、 A,R4;求键号=行首键号列号PUSH ACC;键号进栈保护LK3:ACALL KS1;等待键释放JNZ LK3;未释放，等待POP ACC;键释放，键号ARET;键扫描结束，出口状态(A)=键号,111,NEXT:INC R4;指向下一列，列号加1 MOV A,R2;判断8列扫描完没有？JNB ACC.7,KND;8列扫描完，返回 RL A;扫描字左移一位，转变为下一列扫描字MOV R2,A;扫描字入R2AJMP LK4;转下一列扫KND:AJMP KEY1;判断有没有键按下,112,；KS1为判键闭合的子程序，有键闭合时(A)0KS1:MOV DPTR,#PB8255;指向PB口MOV
