《科通集团CadenceAllegro基础培训教第六期.ppt》由会员分享，可在线阅读，更多相关《科通集团CadenceAllegro基础培训教第六期.ppt（41页珍藏版）》请在三一办公上搜索。
1、Design Skills&Case Analysis,-Channel Partner,内容提要,Allegro DRC 代码错误释义Allegro PCB设计技巧团队协同设计（Physical Team Design）设计数据的导入/导出无焊盘设计走线跨分割检查（Segments Over Voids）优化（Gloss）Data Tips3D Viewer任意角度走线案例分析0.65 mm BGA 带DDR3案例HDI-0.5 mm BGA 盲埋孔设计案例,科通集团 http:/,2,Allegro PCB设计技巧,Allegro DRC 代码：Allegro DRC 错误代码释义.pdf
2、,科通集团 http:/,3,团队协同设计(Physical Team Design),Design Partition基于多人协作完成的PCB设计技术，可将一块复杂的PCB分成多个简单的PCB，通过团队合作设计，合并设计的方法，可以大大提升设计效率，缩短设计周期。,科通集团 http:/,4,团队协同设计(Physical Team Design),Design Partition-Create Partitions,科通集团 http:/,5,团队协同设计(Physical Team Design),Design Partition-Workflow Manager,科通集团 http:/
3、,6,团队协同设计(Physical Team Design),Design Partition-文件格式总结Allegro Partition设计过程中，子设计相互独立，只能通过Report、Refresh了解其他设计进展，工程师之间必须有较好的沟通。划分区域边界不要有小缝隙，对设计重新划分区域时需要导入所有的子设计，导入导出要有周期性，设计中注意备份。,科通集团 http:/,7,文件夹格式,Allegro打开,设计数据的导入/导出,导出Constraint信息,科通集团 http:/,8,Spacing Constraint Sets,Physical Constraint Sets,E
4、lectrical Constraint Sets,Cross-Section Constraint Sets,Net/Comp Properties,Extended Constraint Sets,设计数据的导入/导出,网表导出（第三方网表，可被其他设计文件导入）,科通集团 http:/,9,设计数据的导入/导出,导出库/设计参数文件,科通集团 http:/,10,颜色方案,设计数据的导入/导出,导出布局文件,科通集团 http:/,11,设计数据的导入/导出,导出Sub Drawing此功能非常强大，可以完成几乎所有的可见数据的传递和复用，包括布局、布线、标注等。,科通集团 http:/
5、,12,设计数据的导入/导出,导出Sub Drawing,科通集团 http:/,13,推荐坐标,设计数据的导入/导出,导入Sub Drawing,科通集团 http:/,14,无焊盘设计,高密场合，如高密的BGA区域HDI小型化设计，如0.65的BGA，不想用盲埋孔来设计高速设计要求，去除无用焊盘可以提升高速性能Allegro有2个地方可以实现无盘设计,科通集团 http:/,15,事后行为,无焊盘设计,无盘设计的前处理模式,科通集团 http:/,16,无焊盘设计,无盘设计优化后,科通集团 http:/,17,无焊盘设计,无盘设计相关技术问题单独显示孔的颜色和背景区分开设置孔（Hole）到
6、其他元素的物理和间距规则注：Hole到Cline或者shape的的距离，不能和有焊盘时一样，设置为45Mil，大部分板厂不具备这样的生产能力。,科通集团 http:/,18,大于8mil才是比较保险的值,走线跨分割检查（Segments Over Voids）,科通集团 http:/,19,优化（Gloss）,Gloss是为了布线后消除一些多余的过孔及把曲线拉直，会是连接部分添加泪滴焊盘，便于制造。,科通集团 http:/,20,Data Tips,Data Tips是为了提示用户当前所选物体的具体属性。,科通集团 http:/,21,3D Viewer,科通集团 http:/,22,任意角度
7、走线,考虑材料对信号的影响,科通集团 http:/,23,0.65 mm BGA带DDR3案例,主芯片布局（双通道Fly-By）,科通集团 http:/,24,0.65 mm BGA带DDR3案例,主芯片Fanout（规则已经设置Ok）,科通集团 http:/,25,0.65 mm BGA带DDR3案例,滤波电容放置,科通集团 http:/,26,其他相同模块COPY复用即可,0.65 mm BGA带DDR3案例,布线规划首先我们把不同Bus高亮出来分析，左右两边对称且黄色和白色为地址、控制和命令Bus组，其他颜色为数据Bus。,科通集团 http:/,27,0.65 mm BGA带DDR3案
8、例,布线规划其次，来分析单通道布线黄的和白色Bus计划用两个布线层可以布线完；黄色靠左边，所以规划数据组（天蓝&绿色）可以和黄色组共一层黄色+绿色+天蓝共一层，其余另一层,科通集团 http:/,28,0.65 mm BGA带DDR3案例,布线规划最后考虑右边通道从CPU这端考虑,科通集团 http:/,29,0.65 mm BGA带DDR3案例,布线规划有了前面的基础，这里就很容易规划了！黄色+深兰+紫色共一层，其他共一层。,科通集团 http:/,30,0.65 mm BGA带DDR3案例,布线规划总结-布线内层需求,科通集团 http:/,31,0.65 mm BGA带DDR3案例,布线
9、规划总结-叠层结构（2个布线内层）,科通集团 http:/,32,0.65 mm BGA带DDR3案例,布线注意事项注意Fly-By拓扑结构0.65 mm BGA 可以采用无盘设计，以增加布线资源DDR地址、控制、命令的上拉排阻可以调整pin，以便布线DDR_VREF电源的滤波电容位置强烈建议建立好约束规则后再布线,科通集团 http:/,33,HDI-0.5 mm BGA 盲埋孔设计案例,HDI(High Density Interconnect，高密度互连)也就是通常所说的盲埋孔技术。IPC-2315对HDI的分类（按照激光孔深度）：一阶HDI二阶HDI三阶HDI任意阶HDI（ALIVH）
10、S3C6410X 0.5mm设计分析,科通集团 http:/,34,HDI-0.5 mm BGA 盲埋孔设计案例,S3C6410X普遍应用于各类消费类产品（智能手机、Pad等），对此芯片的PCB设计无疑是对PCB 设计工程师的挑战。一阶盲孔设计为例定义盲埋孔,科通集团 http:/,35,HDI-0.5 mm BGA 盲埋孔设计案例,设置盲埋孔,科通集团 http:/,36,HDI-0.5 mm BGA 盲埋孔设计案例,设置盲埋孔把设置好的Stackup_Bbvia_Via规则分配给相应的Net,科通集团 http:/,37,HDI-0.5 mm BGA 盲埋孔设计案例,Fanout,科通集团 http:/,38,HDI-0.5 mm BGA 盲埋孔设计案例,注意事项线宽/间距 3.5/3.5焊盘0.23mm，保证表层能出线BGA盲孔的线(除GND、PWR)在02层引出来，设计难点就解决了,科通集团 http:/,39,Q&A,Q&A Summary,40,P40,科通集团 http:/,Thank you!,Oct 17，2012,By:Ausben D,
