《《典型微处理器》PPT课件.ppt》由会员分享，可在线阅读，更多相关《《典型微处理器》PPT课件.ppt（43页珍藏版）》请在三一办公上搜索。
1、1,本章主要教学内容 8086微处理器内部结构和寄存器8086微处理器外部引脚特性和工作方式8086微处理器存储器和I/O组织高档微处理器的典型结构和各功能部件,第2章 典型微处理器,第2章,2,本章教学目的及要求 通过学习，应掌握：典型微处理器的内部组成寄存器结构外部引脚特性和作用存储器和I/O组织系统工作方式和特点,第2章,3,2.1 8086微处理器内部结构 Intel 8086微处理器是一种具有代表性的处理器，后续推出的各种微处理器均保持与之兼容。8086特点：8086有16根数据线和20根地址线，可寻址地址空间1MB。采用并行流水线工作方式，通过设置指令预取队列实现；对内存空间实行分
2、段管理；支持多处理器系统，可工作于最小和最大两种工作模式。,第2章,4,2.1.1 8086微处理器内部结构及主要部件功能 8086从功能上可划分为两个逻辑单元，即执行部件EU和总线接口部件BIU，其内部结构如图2.1所示。,第2章,5,图2.1 8086微处理器内部结构,6,1.执行部件EU EU主要由算术逻辑运算单元ALU、标志寄存器、数据暂存寄存器、通用寄存器组和EU控制电路等部件组成，其功能是负责指令的译码和执行。,第2章,7,2.总线接口部件BIU BIU由地址加法器、专用寄存器组、指令队列缓冲器及总线控制电路等部件组成。提供16位双向数据总线和20位地址总线，是完成CPU与存储器或
3、I/O设备间数据传送。BIU内部有4个16位段地址寄存器，1个16位指令指针寄存器，1个6字节指令队列缓冲器以及20位地址加法器和总线控制电路。,第2章,8,第2章,2.1.2 8086寄存器及其主要作用 8086可供编程使用的有14个16位寄存器，按其用途可分为3类：通用寄存器段寄存器指针和标志寄存器,9,1.通用寄存器（1）数据寄存器：存放操作数或中间结果。（2）指针和变址寄存器：存放地址偏移量。2.控制寄存器（1）指令指针寄存器IP（2）标志寄存器FLAG6个状态标志：CF-进位标志；PF-奇偶标志；AF-辅助进位标志；ZF-零标志；SF-符号标志；OF-溢出标志 3个控制标志：TF-陷
4、阱标志或单步操作标志：IF-中断允许标志；DF-方向标志,第2章,10,3.段寄存器（1）代码段寄存器CS（2）数据段寄存器DS（3）堆栈段寄存器SS（4）附加段寄存器ES,第2章,11,2.2 8086微处理器引脚功能 8086CPU具有40个引脚，采用双列直插式的封装形式，如图2-4所示。数据总线为16条，地址总线为20条，其余为状态线、控制信号线、电源、地线等。地址/数据总线采用分时复用方式，即一部分引脚具有双重功能，如AD15AD0这16个引脚，有时传送数据信号，有时可输出地址信号。,第2章,12,图2-4 8086CPU引脚图,第2章,13,理解和运用8086CPU引脚时要注意以下几
5、个方面：（1）每个引脚只传送一种特定信号；（2）一个引脚电平高低代表不同传递信号；（3）CPU工作于最小、最大不同模式时引脚有不同名称和定义；（4）分时复用引脚；（5）特定引脚输入和输出信号分别传送不同信息。,第2章,14,2.3 存储器结构与I/O组织存储器内部按字节组织，两个相邻字节称一个字。存放数据以字节为单位；存放数据为一个字时将每个字低字节存放在低地址，高字节存放在高地址，以低地址作为该字访问地址。从偶地址开始存放的字称规则字或对准字，从奇地址开始存放的字称非规则字或非对准字。规则字的存取可在一个总线周期内完成，非规则字的存取需要两个总线周期。,第2章,15,2.3.1 存储器内部结
6、构的组织1.存储器内部结构及访问方法8086将存储器1MB存储空间分成两个512KB存储体，分别叫高位库和低位库。低位库固定与CPU低位字节数据线D7D0相连，称低字节存储体，该存储体中每个地址均为偶地址；高位库与CPU高位字节数据线D15D8相连，称高字节存储体，该存储体中每个地址均为奇地址。两个存储体与CPU总线之间的连接如图2.6所示。奇地址存储体的片选端受控于信号，偶地址存储体的片选端受控于地址线A0。,第2章,16,图2.6 两个存储体与总线连接,17,2.存储器的分段结构 8086系统采用20位地址线寻址1M字节存储空间。由于CPU内所有寄存器都只有16位，只能寻址64KB。因此，
7、把整个存储空间分成若干逻辑段，每个逻辑段容量最大64KB。CPU允许各逻辑段在整个存储空间中浮动，可紧密相连，也可相互重叠，还可分开一段距离，如图2-7所示。,第2章,18,19,3.存储器中不同地址的理解（1）段地址：描述要寻址的逻辑段在内存中的起始位置。（2）偏移地址：描述要寻址的内存单元距本段段首的偏移量。（3）逻辑地址：由段地址和偏移地址两部分组成。表示形式为“段地址：偏移地址”。（4）物理地址：存储器实际地址，由CPU提供的20位地址码来表示，是惟一能代表存储空间每个字节单元的地址。,第2章,20,逻辑地址到物理地址的转换由BIU中20位的地址加法器自动完成。物理地址计算公式：物理地
8、址=段地址10H偏移地址4.专用和保留的存储单元地址（1）00000H003FFH（IKB）：用来存放中断向量。（2）B0000HB0FFFH（4KB）)：单色显示器的视频缓冲区。（3）B8000HBBFFFH（16KB）；彩色显示器的视频缓冲区。（4）FFFF0HFFFFFH（16B）：系统复位启动。,第2章,21,2.3.2 I/O端口组织1.统一编址：I/O端口地址置于1MB存储器空间中，每个端口占用一个存储单元的地址。CPU访问存储器的指令和各种寻址方式都可用于寻址I/O端口。2.独立编址：端口单独编址构成一个I/O空间，CPU设置专门输入/输出指令（IN和OUT）和接口控制信号访问I
9、/O端口。端口地址空间独立，控制电路和地址译码电路较简单，输入/输出指令类别少，一般只进行传送操作。,第2章,22,2.4 8086系统的总线操作及时序 2.4.1 8086总线周期8086与存储器或I/O端口交换数据时需启动一个总线周期。“总线周期”是指CPU与存储器或I/O设备每传送1个字节或字数据所需时间。CPU与存储器或I/O设备进行数据传送称“总线操作”，8086基本总线周期由4个时钟周期组成，如图2.9所示。“时钟周期”是CPU的基本时间计量单位，由CPU主频决定，一个时钟周期又称为一个“T状态”，基本总线周期用T1、T2、T3、T4表示。,第2章,23,一个总线周期完成一次数据传
10、输至少需要有传送地址和传送数据两个过程。在每个总线周期的第一个时钟周期T1期间，CPU输出地址，随后3个T周期（T2T4）传送数据。实际系统中，一些低速设备在3个T周期内无法完成数据传送，则在总线周期中插入若干个“等待周期TW”。如系统总线处于空闲状态称空闲周期。,第2章,24,第2章,2.4.2 8086系统的工作模式 8086系统可工作在最小模式（单处理机）和最大模式（多处理机）。通过CPU第33条引脚MN/来控制。（1）最小工作模式（MN/=1）：把8086CPU33引脚接+5V，系统处于最小工作模式。适用于单微处理器组成的小系统，所有总线控制信号都直接由8086CPU产生，系统中的总线
11、控制逻辑电路被减到最少。（2）最大工作模式（MN/=0）：8086的33引脚接地时系统处于最大工作模式。此时，系统中存在两个或两个以上的微处理器，其中有一个主处理器8086，其他处理器称为协处理器。,25,8086通过执行一系列操作来完成系统复位和启动，总线操作、暂停操作和中断操作等。这些操作在计算机时钟信号控制下按规定时序一步步执行。1.系统复位及启动 通过RESET引脚触发信号执行。当RESET引脚为高电平时CPU就结束当前操作，进入复位过程，把内部各寄存器（除CS外）清0，标志寄存器清0，指令队列清0，CS和IP分别初始化为FFFFH和0000H。系统复位后重新启动时从FFFF0H开始执
12、行指令。,2.4.3 8086系统的操作时序,第2章,26,2.总线操作CPU与存储器或I/O端口交换数据或者填充指令队列时，都需要执行一个总线周期，即总线操作。存储器或I/O端口速度较慢时，等待状态发生器发出READY“0”未准备就绪信号，CPU会在T3状态之后插入1个或多个等待状态TW。按数据传输方向可分为总线读操作和总线写操作。前者是指CPU从存储器或I/O端口读取数据，后者则是指CPU把数据写入到存储器或I/O端口。,第2章,27,3.暂停操作 CPU执行暂停指令HLT时就暂停一切操作，该状态一直保持到发生中断或对系统进行复位时为止。4.中断响应总线周期操作 8086有硬件中断和软件中
13、断两种形式。硬件中断可通过非屏蔽引脚NMI送入“中断请求”信号引起，也可通过中断控制器8259A向INTR引脚送入“中断请求”引起；软件中断是由程序中的中断指令INT n等引起。,第2章,28,第2章,2.5 32位高档微处理器简介 2.5.1 Intel 80386微处理器 1985年Intel公司推出与8086、80286兼容的高性能32位微处理器80386。芯片以132条引线网络阵列式封装，数据引脚和地址引脚各32条，时钟频率12.5 MHz及16 MHz。,29,第2章,（1）80386的特点具有段页式存储器管理部件，4级保护机构；有实地址方式、虚地址保护方式和虚拟8086三种工作方式
14、。存储器按段组织，每段最长4GB，对64TB虚拟存储空间允许每个任务可用16 K个段。可在实地址方式下运行8086应用程序的同时利用80386 的虚拟保护机构运行多用户操作系统及程序。,30,第2章,（2）80386的内部功能结构 80386 CPU主要由总线接口、指令预取、指令译码、执行、分段和分页等6个独立的处理部件组成，内部的这6个部件可独立并行操作。因此，80386 CPU的执行速度较80286 CPU又有较大提高。80386的功能结构如图2.13所示。,31,图2.13 80386微处理器内部结构框图,32,第2章,2.5.2 80486微处理器 32位微处理器80486芯片集成l2
15、0万个晶体管，以168条引线网络阵列式封装，数据线32条，地址线32条。（1）80486的主要特点1）采用RISC技术，有效地减少了指令时钟周期个数2）将浮点运算部件和Cache集成在芯片内，运算速度和数据存取速度大大提高。3）增加多处理器指令和多重处理系统，支持多级超高速缓存结构。4）具有机内自测试功能。,33,第2章,（2）80486的内部结构80486内部结构如图2.14所示，可分为总线接口、片内高速缓冲存储器、指令预取、指令译码、控制、整数、分段、分页和浮点处理等9个独立的部件。,34,图2.14 80486内部结构,35,第2章,2.5.3 Pentium系列微处理器 Pentium
16、（奔腾）微处理器是Intel公司推出的第5代微处理器芯片。芯片集成310万个晶体管，有64条数据线，36条地址线。（1）Pentium微处理器内部结构 如图2.15所示，内部结构主要由总线接口、指令高速缓存器、数据高速缓存器、指令预取缓冲器、寄存器组、指令译码、具有两条流水线的超标量整数处理、具有多用途的超标量流水线浮点处理等部件组成。,36,图2.15 Pentium微处理器的内部结构,37,第2章,（3）Pentium 4微处理器 2000年问世的Pentium 4微处理器是Intel公司采用NetBurst架构的新一代高性能32位微处理器，能更好地处理互联网用户的需求，在数据加密、视频压
17、缩等方面的性能都有较大幅度的提高。主要特点和处理能力：1）拥有4200万个晶体管；2）采用超级流水线技术；,38,第2章,3）采用快速执行引擎技术；4）执行追踪缓存；5）采用高级动态执行；6）具备400MHz系统总线；7）增加了114条新指令。,39,2.5.4 Pentium微处理器采用的新技术1.超标量结构和超级流水线技术2.超高速缓存技术3.指令预取技术4.虚拟存储技术,第2章,40,2.6 双核微处理器简介1.双核微处理器的含义 双核处理器是在一块CPU基板上集成两个处理器核心，并通过并行总线将各核心连接起来。核心又称内核，是CPU最重要的组成部分，CPU所有计算、存储操作、数据处理等
18、都由核心执行。2.Intel的超线程技术 超线程HT技术是采用特殊硬件指令把两个逻辑内核模拟成两个物理芯片，在单处理器中实现线程级的并行计算，同时在相应软硬件的支持下大幅度的提高运行效能，从而实现在单处理器上模拟双处理器的效能。,第2章,41,2.6.3 微机64位技术介绍 主流CPU使用的64位技术主要有AMD公司的AMD64位技术、Intel公司的EM64T技术、和Intel公司的IA-64技术。IA-64是Intel独立开发，不兼容传统的32位微机，仅用于Itanium（安腾）以及后续产品Itanium 2。,第2章,42,本章小结,8086微处理器功能结构划分为执行部件和总线接口部件。8086寄存器使用非常灵活，可供编程使用的有14个16位寄存器，按其用途分为通用寄存器、段寄存器、指针和标志寄存器。要理解8086引脚信号功能及应用特点。要熟悉8086总线操作和时序的工作原理，掌握8086系统最大和最小工作模式的特点及应用。目前PC机市场Pentium 4微机结构上有较大改进，不仅增加了数据总线、地址总线的位数，而且采用指令高速缓存与数据高速缓存分离、分支预测、超标量流水线等许多新技术，增加了支持多媒体的指令集，使微处理器性能大大增强，成为计算机市场上的佼佼者。,43,第2章内容到此结束,谢 谢!,第2章,
