《数电各章习题全解第5章习题作业.ppt》由会员分享，可在线阅读，更多相关《数电各章习题全解第5章习题作业.ppt（43页珍藏版）》请在三一办公上搜索。
1、第5章 时序逻辑电路 习题,作业:【5.1】【5.4】【5.6】【5.7】【5.16】,建议练习：【5.5】【5.8】【5.11】【5.12】【5.13】,练习,作业,实验,练习题,2,图5-62 题5.2图,驱动方程,状态方程,输出方程,【题5.2】分析图5-62给出的时序电路的逻辑功能。要求列出状 态方程、输出方程，画出状态转换图，并检查电路自 启动情况。,Y=(Q1 Q3)=Q1+Q3,3,能自启动,状态转换图：,Y=(Q1 Q3)=Q1+Q3,4,图5-63 题5.3图,驱动方程,状态方程,输出方程,【题5.3】分析图5-63给出的时序电路的逻辑功能。要求列出 状态方程、输出方程，画出
2、状态转换图，并检查电 路自启动情况。,Y=Q2,5,状态转换图：,能自启动,Y=Q2,三进制加法计数器,图5-65 题5.5图,6,X=0时，为六进制。,【题5.5】分析图5-65给出的计数器电路，说明当X=0和X=1 时各为几进制，并画出相应状态转换图。74160的 功能表见表5-13。,同步置数法：X=0，译9，置4。,1001,0010,0,7,X=1时，为八进制。,同步置数法：X=1，译9，置2。,1001,0100,1,8,【题5.8】同上题，要求使用同步置数端LD 将集成十进制计数器74160接成八进制加法计数器，置入状态值可随意选择。,同步置零法，译出状态为 M-1。,1110,
3、0000,0,9,【题5.9】要求使用异步复位端RD 将集成4位二进制计数器74161接成十三进制加法计数器，并标出进位输出端。可以附加必要的门电路。,异步清零法，译出状态为 M。,1011,0,10,【题5.10】同上题，要求使用同步置数端LD 将集成4位二进 制计数器74161接成十三进制加法计数器，置入的 数值可随意选择。,同步置数法：译15，置3。,/1,11,图5-67 题5.11图,整体同步置零法，九十三进制。,【题5.11】分析图5-67给出的计数器电路，要求画出状态转换图，说明这是多少进制的计数器。74160的功能表见表5-13。,状态转换顺序为（十进制表示）：0092,转换图
4、略。,1001,0100,12,整体同步置数法，916+2+1=147进制。,【题5.12】若将图5-67中的74160改为74161，说明这是多少进制的计数器，并画出状态转换图。74161的功能表与表5-13相同。,状态转换顺序为（十六进制表示）:00H 92H,转换图略。,1001,0100,13,使用整体同步置0法，译出状态M-1,【题5.13】利用两片集成十进制计数器74160接成二十四进制加法计数器。,0100,1100,14,两个3进制、一个4进制，串行进位法级联，即334=36进制。,【题5.14】利用3片集成十进制计数器74160接成三十六进制加法计数器。,15,整体清零法:译
5、出状态M。,【题5.15】利用两片集成4位二进制计数器74161接成三十进制加法计数器。,1000,0111,M=116+14,16,(1)状态转换图如下：,(2)画次态和输出卡诺图Q2*Q1*Q0*/C,【题5.17】利用D触发器设计一个同步七进制加法计数器。,17,总图拆分如下：,输出方程：,返回,Q2*=Q1Q0+Q2Q1,Q1*=Q1Q0+Q2Q1Q0,Q0*=Q1 Q0+Q2Q0=(Q2Q1)Q0,C=Q2Q1,Q2*Q1*Q0*/C,18,状态方程：,驱动方程：,DFF特性方程：,Qi*=Di,19,检验自启动：由卡诺图可知111100，所以电路能自启动。,（3）绘出电路图（略）,
6、20,设计提示：1、分别实现24、60、60进制三个计数器，用以实现时、分、秒三个模块；2、利用串行进位法将三个模块级联，秒模块输入1Hz频率的时钟信号；3、每个模块通过显示译码器（如7448、7449）连接到数码管上，进行时间的显示。电路图略。,【题5.18】设计一个数字钟电路，要求能用24小时制显示时、分、秒。,21,设计一个灯光控制电路:要求红、绿、黄三种颜色的灯在时钟信号作用下按下表规定的顺序转换状态。表中1表示“亮”，0表示“灭”。要求能自启动，尽可能采用MSI器件。,22,用74161的低三位产生8个循环的状态。用R,G,Y分别表示红，绿，黄灯。,由真值表求出：,R=(1,4,7)
7、,G=(3,4,5),Y=(2,4,6),可用38线译码器74138和与非门实现。,真值表,8进制计数器,23,也可用数据选择器74153实现：,真值表,24,驱动方程:,状态方程:,输出方程:,Y=AQ1Q2,作业,25,状态转换图：,1111序列检测器,Y=AQ1Q2,26,图5-64 题5.4图,【题5.4】分析图5-64给出的计数器电路，要求画出状态转 换图，说明这是多少进制的计数器。74160的功能 表见表5-13。,1001,1100,同步置数法：译9，置3。,同步置数法，七进制。,27,图5-66 题5.6图,异步清零法，十进制。,【题5.6】分析图5-66给出的计数器电路，要求
8、画出状态转换图，说明这是多少进制的计数器。74161的功能表与表5-13相同。,0101,28,【题5.7】要求使用异步复位端RD将集成十进制计数器74160接成八进制加法计数器，并标出输入端、进位输出端。可以附加必要的门电路。74160的功能表见表5-13。,0001,0,异步清零法，译出状态为 M。,29,(1)状态转换图如下：,(2)画次态和输出卡诺图(Q2*Q1*Q0*/C),【题5.16】利用JK触发器设计一个同步六进制加法计数器。,30,总图拆分如下：,输出方程：,返回,Q2*=Q1Q0Q2+Q0Q2,Q1*=Q2Q0Q1+Q0Q1,Q0*=Q0=(1)Q0+(1)Q0,C=Q2Q
9、0,31,状态方程：,驱动方程：,JKFF特性方程：,Qi*=JiQi+KiQi,32,检验自启动：由卡诺图可知110111000，所以电路能自启动。,（3）绘出电路图,C=Q2Q0,33,状态图,实验,实验四 1.用74LS112设计同步十进制减法计数器。,Q3*,Q2*,Q0*,Q1*,Q3*=Q2Q1Q0Q3+Q0Q3,Q2*=Q3Q0Q2+(Q1+Q0)Q2,Q1*=(Q3+Q2)Q0Q1+Q0Q1,Q0*=Q0,35,J2=Q3Q0 K2=Q1Q0,Q3*=Q2Q1Q0Q3+Q0Q3,Q2*=Q3Q0Q2+(Q1+Q0)Q2,Q1*=(Q3+Q2)Q0Q1+Q0Q1,Q0*=Q0,J
10、3=Q2Q1Q0 K3=Q0,J0=K0=1,易求出输出方程：C=Q3Q2Q1Q0,从卡诺图可求出无效状态转换情况如下：,因此，电路可自启动。,逻辑图见下页。,卡诺图,逻辑图,J1=(Q3Q2)Q0 K1=Q0,36,这是一般逻辑图，即不限定器件。,J2=Q3Q0 K2=Q1Q0,J3=Q2Q1Q0 K3=Q0,J0=K0=1,J1=(Q3Q2)Q0 K1=Q0,C=Q3Q2Q1Q0,按指定器件画的逻辑图见下页。,37,实验指定器件画的逻辑图：(74112,7400,7404,7420),J2=(Q3Q0)K2=(Q1Q0),J3=(Q2Q1Q0)K3=Q0,J0=K0=1,J1=(Q3Q2)
11、Q0)K1=Q0,C=Q3Q2Q1Q0=(Q3Q2Q1Q0),共需：7400一片；7404一片；,7420一片；74112二片。,74112的RD，SD端全接VCC。,7420,7400,7404,74112,38,实验五 1.用74160设计36进制计数器,7420,用LD端：译码0011 0101，置入0000 0000。,39,7420,用RD端，译码 0011 0110。,40,用C端时，通过非门译码为99（1001 1001），这时需跳过64个状态，因此用LD端置入64（0110 0100）。,其状态转换顺序是：,64,65,99,41,实验五 2.用NE555构成1HZ振荡器，作脉冲源；用74160 构成60进制计数器。,可用LD端，整体进位（译59）,R1可用100k电阻与33k电位器串联。,由1S=0.7(R1+2R2)C，设定C值后，可计算R1值。,NE555,7400,10k,10F,R1122.9k。,42,Q3*,Q2*,Q0*,Q1*,返回,43,43,返回,S1,S0,I3,R=(1,4,7),G=(3,4,5),Y=(2,4,6),
