《《嵌入式系统硬》PPT课件.ppt》由会员分享，可在线阅读，更多相关《《嵌入式系统硬》PPT课件.ppt（116页珍藏版）》请在三一办公上搜索。
1、嵌入式系统设计嵌入式系统硬件,提要,1,3,2,嵌入式系统硬件基础,嵌入式系统开发环境,嵌入式系统硬件开发流程,嵌入式软硬件的关系,嵌入式系统硬件部分,嵌入式系统软件部分,如人的大脑，决定了硬件的操作模式。通过良好的操作系统以及应用程序，把硬件功能发挥到极至。,如人的手、脚、神经等部位，决定了嵌入式系统的先天功能。如运算能力和I/O接口等。,RISC和CISC冯诺依曼体系结构和哈佛体系结构流水线嵌入式微处理器体系架构总线高速输入输出接口输入输出设备存储器,嵌入式系统硬件基础,CISC和RISC,CISC：复杂指令集（Complex Instruction Set Computer）具有大量的指
2、令和寻址方式，指令长度可变8/2原则：80%的程序只使用20%的指令大多数程序只使用少量的指令就能够运行。,RISC：精简指令集（Reduced Instruction Set Computer)只包含最有用的指令，指令长度固定，确保数据通道快速执行每一条指令，使CPU硬件结构设计变得更为简单。,CISC与RISC的数据通道,IF,ID,REG,ALU,MEM,开始,退出,IF,ID,ALU,MEM,REG,微操作通道,开始,退出,单通数据通道,RISC：Load/Store结构,CISC：寻址方式复杂,背景:存储资源紧缺,强调编译优化增强指令功能，设置一些功能复杂的指令，把一些原来由软件实现
3、的、常用的功能改用硬件的（微程序）指令系统来实现为节省存储空间，强调高代码密度，指令格式不固定，指令可长可短，操作数可多可少寻址方式复杂多样，操作数可来自寄存器，也可来自存储器采用微程序控制，执行每条指令均需完成一个微指令序列CPI，指令越复杂，CPI越大。,CISC的背景和特点,指令使用频度不均衡。高频度使用的指令占据了绝大部分的执行时间，扩充的复杂指令往往是低频度指令。大量复杂指令的控制逻辑不规整，不适于VLSI工艺VLSI的出现，使单芯片处理机希望采用规整的硬联逻辑实现，而不希望用微程序，因为微程序的使用反而制约了速度提高。(微码的存控速度比CPU慢5-10倍)。软硬功能分配复杂指令增加
4、硬件的复杂度，使指令执行周期大大加长，直接访存次数增多，数据重复利用率低。不利于先进指令级并行技术的采用流水线技术,CISC的主要缺点,减小CPI:CPUtime=Instr_Count*CPI*Clock_cycle精简指令集：保留最基本的,去掉复杂、使用频度不高的指令采用Load/Store结构，有助于减少指令格式，统一存储器访问方式采用硬接线控制代替微程序控制,RISC基本设计思想,CPUtime=Instr_Count*CPI*Clock_cycleICRISC IC CISC,30%-40%CCRISC CCCISCCPIRISC CPICISC，20%超标量、超流水线、VLIW等系
5、统结构，目标在于减小CPI，可使CPI1,RISC:减少指令平均执行周期数,Load/Store结构提出：CDC6600(1963)-CRAY1(1976)RISC思想最早在IBM公司提出，但不叫RISC，IBM801处理器是公认体现RISC思想的机器。1980年，Berkeley的Patterson和Dizel提出RISC名词，并研制了RISC-,实验样机。1981年Stenford的Hennessy研制MIPS芯片。85年后推出商品化RISC:MIPS1(1986)和SPARC V1(1987),RISC的提出与发展,SUN公司的SPARC(1987)MIPS公司的SGI:MIPS(198
6、6)HP公司的PA-RISC,IBM，Motorola公司的PowerPCDEC、Compac公司的Alpha AXPIBM的RS6000(1990)第一台Superscalar RISC机,典型的高性能RISC处理器,CISC与RISC的对比,冯诺依曼体系结构,冯诺依曼体系结构,指令寄存器,控制器,数据通道,输入,输出,中央处理器,存储器,程序,指令0,指令1,指令2,指令3,指令4,数据,数据0,数据1,数据2,哈佛体系结构,指令寄存器,控制器,数据通道,输入,输出,CPU,程序存储器,指令0,指令1,指令2,数据存储器,数据0,数据1,数据2,地址,指令,地址,数据,流水线技术,流水线(
7、Pipeline)技术：几个指令可以并行执行 提高了CPU的运行效率 内部信息流要求通畅流动,译码,取指,执行add,译码,取指,执行sub,译码,取指,执行cmp,时间,Add,Sub,Cmp,为增加处理器指令流的速度，ARM7 系列使用3级流水线.允许多个操作同时处理，比逐条指令执行要快。PC指向正被取指的指令，而非正在执行的指令,指令流水线以ARM为例,Fetch,Decode,Execute,从存储器中读取指令,解码指令,寄存器读（从寄存器Bank）移位及ALU操作寄存器写（到寄存器Bank）,PCPC,PC-4PC-2,PC-8PC-4,ARMThumb,该例中用6个时钟周期执行了6
8、条指令所有的操作都在寄存器中（单周期执行）指令周期数(CPI)=1,最佳流水线,操作,周期,1 2 3 45 6,Fetch,Decode,Execute,Fetch,Decode,Execute,Fetch,Decode,Execute,Fetch,Decode,Execute,Fetch,Decode,Execute,Decode,Execute,Fetch,Decode,Fetch,Fetch,该例中，用6周期执行了4条指令指令周期数(CPI)=1.5,LDR 流水线举例,周期,操作,123456,Fetch,Decode,Execute,Fetch,Decode,Execute,Fet
9、ch,Decode,Execute,Data,Writeback,Fetch,Decode,Execute,Fetch,Decode,Fetch,流水线被阻断注意:内核运行在ARM状态,分支流水线举例,周期,1 2 3 4 5,地址 操作,Fetch,Decode,Execute,Fetch,Decode,Execute,Fetch,Decode,Fetch,Fetch,Decode,Execute,Linkret,Adjust,Fetch,Decode,Fetch,超标量执行,超标量(Superscalar)执行：超标量CPU采用多条流水线结构,执行1,取指,指令,译码2,译码1,执行2,执
10、行1,取指,译码2,译码1,执行2,流水线1,流水线2,数据回写,高速缓存（CACHE）,1、为什么采用高速缓存微处理器的时钟频率比内存速度提高快得多，高速缓存可以提高内存的平均性能。2、高速缓存的工作原理高速缓存是一种小型、快速的存储器，它保存部分主存内容的拷贝。,CPU,高速缓存控制器,CACHE,主存,数据,数据,地址,总线和总线桥,ARM公司提出的AMBA总线标准,按体系结构的不同可分为五大类ARMMIPSPOWERPCX86SH,嵌入式处理器体系结构,32位浪潮的到来,Source:Semico Research Corp.and SIA/WSTS,Total MCU,by Sub-
11、Category(excl.DSP),Total Embedded Control Market Shipments by Type,总共约26亿个32位处理器付运，占总数96亿的27%,2005年ARM为17亿个，约占32位总量的70%左右,ARM系列,ARM(Advanced RISC Machine)公司是一家专门从事芯片IP设计与授权业务的英国公司，其产品有ARM内核以及各类外围接口。ARM内核是一种32位RISC微处理器，具有功耗低、性价比高、代码密度高等三大特色。目前，90%的移动电话、大量的游戏机、手持PC和机顶盒等都已采用了ARM处理器，许多一流的芯片厂商都是ARM的授权用户（
12、Licensee），如Intel、Samsung、TI、Motorola、ST等，ARM已成为业界公认的嵌入式微处理器标准。,当前的主流ARM处理器,ARM7世界上最为广泛使用的 CPU 之一100MHzARM9100-300MHz,1.7B ARM Powred shipment in year of 2005,31%is ARM9 based.,ARM处理器的分类,结构体系版本（Architecture）ARM v4TARM v5TE ARM v6ARM Cortex(v7),Processor FamilyARM7 ARM9ARM10ARM11ARM Cortex,按应用特征分类应用处理
13、器 Application Processor实时控制处理器 Real-time Controller微控制器 Micro-controller,特征：MMU,Cache 最快频率、最高性能、合理功耗,特征：MPU,Cache 实时响应、合理性能、较低功耗,特征：no sub-memory system 一般性能、最低成本、极低功耗,Roadmap of ARM V4/V5/V6,ARM处理器发展路线图,INTEL的Xscale架构处理器,基于ARM V5TE体系结构兼容ARM V5TE ISA指令集（不支持浮点指令集）在处理器内核周围提供了指令和数据存储器管理单元指令、数据和微小数据缓存写缓
14、冲、挂起缓冲和分支目标缓冲器电源管理性能监控调试JTAG单元以及协处理器接口MAC协处理器内核存储总线,MIPS:简介,MIPS是世界上很流行的一种RISC处理器。MIPS的意思是“无互锁流水级的微处理器”(Microprocessor without interlocked piped stages)。其机制是尽量利用软件办法避免流水线中的数据相关问题。MIPS处理器是由斯坦福（Stanford）大学John Hennery教授领导的研究小组研制出来的。,MIPS市场,在MIPS的32位内核中4K系列对应于SOC应用设计；M4K系列内核是为在下一代消费电子、网络、宽带应用中越来越受欢迎的多C
15、PU SOC所设计；4KE系列具有目前32位通用嵌入式处理器中最高的DMIPS/MHz性能指标；4KS系列由于采用了特殊的SmartMIPS体系结构，特别适用于需要安全数据传输的领域，比如网络、智能卡等；5K和20Kc系列属于MIPS的64位内核5K能提供1.4DMIPS/MHz的性能以及最低350MHz的运行速率。20Kc是当今最快的可授权嵌入式处理器内核。一般运行在600MHz，具有7段流水线的20Kc内核，能提供1.2GFLOPS的峰值浮点运算能力。,MIPS,MIPS产品路线图,Motorola半导体（现Freescale半导体）联合IBM以及苹果电脑 IBMPowerPC 750 P
16、owerPC G3 MotorolaMPC MC,PowerPC体系结构,X86体系结构,主要由AMD，Intel，NS，ST等公司提供，如：Am186/88、Elan520、嵌入式K6，386EX、STPC等。主要应用在工业控制、通信等领域。国内由于对X86体系比较熟悉，得到广泛应用，特别是嵌入式PC的应用非常广泛。,总线概述,总线是CPU与存储器和设备通信的机制，是计算机各部件之间传送数据、地址和控制信息的公共通道。,片内总线或内部总线：连接CPU内部各主要功能部件,片外总线：CPU与存储器（RAM和ROM）和I/O接口之间进行信息交换的通道,数据总线Dbus,地址总线Abus,控制总线C
17、bus,按相对于CPU位置划分,按功能和信号类型,总线分类,总线概述,总线宽度,总线频率,总线带宽,总线带宽(单位:MB/s)=（总线宽度/8）总线频率,如：总线宽度32位，频率66MHZ，则总线带宽=（32/8）*66MHz=264MB/s,总线的主要参数,又称总线位宽，指的是总线能同时传送数据的位数。如16位总线就是具有16位数据传送能力。,总线工作速度的一个重要参数，工作频率越高，速度越快。通常用MHz表示。,又称总线的数据传送率，是指在一定时间内总线上可传送的数据总量，用每秒最大传送数据量来衡量。总线带宽越宽，传输率越高。,原因：数据宽度：高速总线通常提供较宽的数据连接。成本：高速总线
18、通常采用更昂贵的电路和连接器。桥允许总线独立操作，这样在I/O操作中可提供某些并行性。,一个微处理器系统可能含有多条总线,高速总线,低速总线,高速设备,低速设备,桥,总线互联的电路,总线概述,总线概述,存储器,高速设备,CPU,低速设备,低速设备,桥,高速总线,低速总线,多总线系统,总线概述-典型PC机总线结构,总线概述-嵌入式系统总线,Processor-local bus,Micro-processor,Cache,Memorycontroller,DMAcontroller,Bridge,Peripheral,Peripheral,Peripheral,Peripheral bus,嵌入
19、式系统总线,AMBA总线,AMBA（Advanced Microcontroller Bus Architecture）是ARM 公司研发的一种总线规范，目前为3.0 版本。在AMBA总线规范中，定义了3种总线:AHB(Advanced High-performance Bus)：用于高性能系统模块的连接，支持突发模式数据传输和事务分割；可以有效地连接处理器、片上和片外存储器，支持流水线操作。ASB（Advanced System Bus）：也用于高性能系统模块的连接，由AHB总线替代；APB（Advanced Peripheral Bus）：用于较低性能外设的简单连接，一般是接在AHB或AS
20、B系统总线上的第二级总线。,AMBA总线,测试接口,ARMCPU,SDRAMControl,SRAM,LCDControl,桥,并行接口,串行接口,Timer,UART,基于AMBA总线的典型系统,AMBA总线 S3C44b0X,AMBA总线-AHB,只有主单元可在任何时刻使用总线。AHB可以有一个或多个主单元。主单元可以是RISC处理器、协处理器以及DMA控制器，以启动和控制总线操作。,AHB总线,主单元,从单元,仲裁器,译码器,可以响应（并非启动）读或写总线操作。总线的从单元可以在给定的地址范围内对读写操作进行相应的反应。从单元向主单元发出成功、失败信号或等待各种反馈信号。从单元通常是其复
21、杂程度不足以成为主单元的固定功能块，例如外存接口、总线桥接口以及任何内存都可以是从单元，系统的其他外设也包含在AHB的从单元中。,用来确定控制总线是哪个主单元，以保证在任何时候只有一个主单元可以启动数据传输。一般来说仲裁协议都是固定好的，例如最高优先级方法或平等方法，可根据实际的情况选择适当的仲裁协议。,总线译码器用于传输译码工作，提供传输过程中从单元的片选信号。,AMBA总线-AHB,一个典型的AHB总线工作过程，它包括以下两个阶段：地址传送阶段(address phase)：它将只持续一个时钟周期。在HCLK的上升沿数据有效。所有的从单元都在这个上升沿来采样地址信息。数据传送阶段（data
22、 phase）：它需要一个或几个时钟周期。可以通过HREADY信号来延长数据传输时间，当HREADY信号为低电平时，就在数据传输中加入等待周期，直到HREADY信号为高电平才表示这次传输阶段结束。,IBM公司于1981年推出的基于8 位机PC/XT的总线，称为PC总线。IBM公司于1984 年推出了16 位PC机PC/AT，其总线称为AT总线。然而IBM 公司从未公布过他们的AT总线规格。由Intel公司，IEEE和EISA集团联合开发了与IBM/AT原装机总线意义相近的ISA总线，即8/16位的“工业标准结构”(ISA-Industry Standard Architecture)总线。6.
23、66MHZ至26.66MHZ，典型8MHz。EISA总线，32位。,ISA,1991 年下半年，Intel 公司首先提出了PCI 的概念。Intel联合IBM、Compaq、AST、HP、DEC 等100 多家公司成立了PCI 集团，其英文全称为：Peripheral Component Interconnect Special Interest Group(外围部件互连专业组)，简称PCISIG。93年发布PCI2.0，32位，33MHz。5个以上PCI插槽AGP（图形加速处理）90年代后期，PCI-X，64位/66MHz目前，PCI-Express，最高10GB/s,PCI,南桥/北桥In
24、tel 440系列以后PCI地位大大降低,PCI力不从心,PCI VS.PCI Express,3GIO-PCI Express,PCI,PCI Express,CPCI（Compact PCI）PICMG协会于1994提出来的一种总线接口标准，面向嵌入式设备解决了VME与PCI总线不兼容问题，与PCI完全兼容高可靠性（99.999%）、低价位热插拔（hot swap）,CPCI,PC104是一种专门为嵌入式控制而定义的工业控制总线，实质上就是一种紧凑型的IEEE-P996（ISA）。PC104 有两个版本，8 位和16 位，分别与PC 和PC/AT 相对应。PC104PLUS 则与PCI总线
25、相对应。,PC104,I2C,PHILIPS 开发了一种用于内部IC控制的简单的双向两线串行总线I2C(Inter-Integrated Circuit)最高速率100Kbps，25英尺，最多可支持40个设备,数据线,时钟线,80年代末，由德国Bosch公司最先提出被设计作为汽车环境中的微控制器通讯，在车载各电子控制装置ECU之间交换信息，形成汽车电子控制网络。发动机管理系统、变速箱控制器、仪表装备、电子主干系统中，均嵌入CAN 控制装置。使用CSMA/CD协议40米以内，1Mbps；10Km，5Kbps；理论上可以支持无限多个设备可靠性高，误码率为10-11抗电磁干扰性强,CAN（Contr
26、oller Area Network）,IrDA/FastIrDA（Infrared Data Association）红外线发光二极管发射硅晶PIN光检二极管接收控制电路IrDA 1.0和1.1装置的通讯距离可达1公尺，误码率为10-9，光源外围的最大亮度为10klux（勒克斯）,输入与输出接口,功耗低100M，100mW10M，2.5mW1M，1mW2.4-2.4835 GHz(使用ISM频段)优势:世界范围内可用劣势:与IEEE 802.11b产品相互干扰声音和数据传输，总带宽为1Mbps成本低低于US$5/蓝牙芯片,Bluetooth 接口,蓝牙和红外接口的比较,IBM、Compaq、
27、Nortel、NEC、Intel以及Microsoft联合距离5 米，Hub30米树拓扑结构，127个点，4线（2根电源线，2根数据线）低速 USB1.1，1.5 M bpsUSB 2.0 速率高达480Mbps支持热插拔和即插即用,USB（Universal Serial Bus）,802.310M/100M/1000M Ethernet100m，RJ45接口MAC层协议 CSMA/CD,Ethernet/Fast Ethernet,起源于APPLE公司1986年提出的FireWireMPU与多媒体设备连接接口20400M bps，高速串行总线P1394b 1.6Gbps,100米支持63个
28、器件，长度4.5米热插拔，即插即用Sony：iLink；TI：Lynx Apple：FireWire,IEEE1394,63,无线局域网,Wireless Local Area Networks无线局域网可以有两种组织方式：一种是以一个基站（base station）为中心，所有的移动设备都连接到这个基站上去，因此基站也称为接入点（access point）；另一种是没有基站，移动设备之间相互连接组成局域网 802.11由IEEE制定 第一个高速无限局域网是802.11a,1999年1999年，数据传输速率达到54Mbps/72Mbps(Turbo)，传输距离控制在10100米 1999年9月
29、IEEE 802.11b数据传输速率达到11Mbps2003年6月，IEEE推出最新版本IEEE 802.11g认证标准拥有IEEE 802.11a的传输速率，安全性较IEEE 802.11b好,IEEE 802.11e标准对无线局域网MAC层协议提出改进支持多媒体传输支持所有无线局域网无线广播接口的服务质量保证QoS机制 IEEE 802.11f定义访问节点之间的通信支持IEEE 802.11的接入点互操作协议（IAPP）IEEE 802.11h用于802.11a的频谱管理技术IEEE 802.11i标准结合IEEE 802.1x中的用户端口身份验证和设备验证对无线局域网 MAC层进行修改与
30、整合定义了严格的加密格式和鉴权机制改善无线局域网的安全性个人无线局域网wireless personal area networks标准802.15，这就是蓝牙的技术标准 zigbee,64,GSM&GPRS,全球移动通信系统Global System for Mobile communications蜂窝概念 即所谓小区制实现频率再用，大大提高了系统容量GSM使用时分多址方法为了话音业务和低速数据业务设计的GSM移动台分为两部分一部分包含无线接口特有的软件和硬件另一部分是用户数据用户识别卡（SIM）,General Packet Radio Service以分组的形式传送数据基于包转发机制的
31、 171.2kbps访问速度 支持了移动Internet的功能GPRS的缺点一个蜂窝小区内用于容量有限实际数据传输速度远低于理论值,65,CDMA,码分多址接入技术（Code Division Multiple Access）建立在正交编码、相关接收的理论基础上运用扩频通信技术解决无线通信的选址问题的多址接入方式先用一个扩频码（spreading code）对数据进行调制然后传输 优点能充分利用多路衰减现象,Liquid Crystal Display，液晶显示器液晶介于固态和液态液晶棒状分子在外加电场的作用下排列状态发生变化，使得通过液晶显示器件的光被调制，从而在显示屏上呈现出不同颜色。每个
32、显示象素都可以单独被电场控制。适用于低压、微功耗电路,显示外设-LCD显示器,段式液晶常见段式液晶的每字为8 段组成，即8 字和一点，只能显示数字和部分字母。字符型液晶字符型液晶是用于显示字符和数字的图形点阵式液晶又将其分为TN、STN（DSTN）、TFT 等几类,LCD显示器类型,嵌入式系统中的触摸屏分为电阻式、电容式和电感式三种其中电阻式触摸屏最为常用电阻触摸屏的工作部分一般由三部分组成，两层透明的阻性导体层、两层导体之间的隔离层、电极 触摸屏工作时，上下导体层相当于电阻网络，当某一层电极加上电压时，会在该网络上形成电压梯度。如有外力使得上下两层在某一点接触，则在电极未加电压的另一层可以测
33、得接触点处的电压，从而知道接触点处的坐标。,触摸屏,电容式触摸屏是一块四层复合玻璃屏，玻璃屏的内表面和夹层各涂一层ITO（氧化铟锡），四个角引出四个电极。当用户触摸电容屏时，由于人体电场，用户手指和工作面形成一个耦合电容，因为工作面上接有高频信号，于是手指会吸收一个很小的电流，这个电流分别从屏的四个角上的电极中流出，理论上流经四个电极的电流与手指头到四角的距离成比例，控制器通过对四个电流比例的精密计算，得出位置,电容式触摸屏,存储器系统,寄存器,高速缓存SRAM,主存储器DRAM,本地存储器 Flash、ROM、磁盘,网络存储器 Flash、ROM、磁盘,时钟周期,0,110,50100,20
34、000000,分层结构,存储器种类,RAM：随机存取存储器，SRAM：静态随机存储器，DRAM：动态随机存储器 1）SRAM比DRAM快 2）SRAM比DRAM耗电多 3）DRAM存储密度比SRAM高得多 4）DRM需要周期性刷新ROM：只读存储器EPROMEEPROMFLASH：闪存,相对传统的EPROM芯片，这种芯片可以用电气的方法快速地擦写 由于快擦写存储器不需要存储电容器，故其集成度更高，制造成本低于DRAM 它使用方便，既具有SRAM读写的灵活性和较快的访问速度，又具有ROM在断电后可不丢失信息的特点，所以快擦写存储器技术发展十分迅速,闪速存储器(FLASH),NOR技术闪速存储器是
35、最早出现的Flash Memory，目前仍是多数供应商支持的技术架构，它源于传统的EPROM器件。与其它Flash Memory技术相比，具有可靠性高、随机读取速度快的优势。在擦除和编程操作较少而直接执行代码的场合，尤其是代码（指令）存储的应用中广泛使用。由于NOR技术Flash Memory的擦除和编程速度较慢，而块尺寸又较大，因此擦除和编程操作所花费的时间很长，在纯数据存储和文件存储的应用中，NOR技术显得力不从心。,NOR技术,NAND技术 Flash Memory具有以下特点：以页为单位进行读和编程操作，1页为256或512字节；以块为单位进行擦除操作，1块为4K、8K或16K字节。具
36、有快编程和快擦除的功能，其块擦除时间是2ms；而NOR技术的块擦除时间达到几百ms。数据、地址采用同一总线，实现串行读取。随机读取速度慢且不能按字节随机编程。芯片尺寸小，引脚少，是位成本(bit cost)最低的固态存储器，突破了每兆字节1元的价格限制。芯片包含有失效块，其数目最大可达到335块（取决于存储器密度）。失效块不会影响有效块的性能，但设计者需要将失效块在地址映射表中屏蔽起来。基于NAND的存储器可以取代硬盘或其它块设备。,NAND技术,常见的存储器扩充装置,CF扩充装Compact Flash所有Windows CE 支持,常见的存储器扩充装置,SD扩充装置（Secure Digi
37、tal）Panasonic Scandisk Toshiba,常见的存储器扩充装置,Memory StickSony,SD、Mini-SD、MICRO-SD,提要,1,3,2,嵌入式系统硬件基础,嵌入式系统开发环境,嵌入式系统硬件开发流程,嵌入式系统的开发流程,需求分析及规格说明,选择主要芯片,确定编程语言,选择开发环境,RTOS的选择,选择开发方案,测试工具与其他辅助设备,嵌入式系统的开发设计与调试,设计,生产,IDE,软件开发与测试,评估板,仿真器,逻辑分析仪,边界扫描测试仪,示波器,什么是嵌入式开发环境：,开发环境,源程序,目标文件,可重定位程序,可执行文件,编译器/汇编器/链接定位器调
38、试器/仿真器主机（Host）及其工作平台实时操作系统（可选）目标评估系统（可选）测试工具（软件/硬件/协议等，可选）其他辅助设备（可选）,ADSARM公司出品IDE环境，包括ARM/Thumb汇编器：armasmANSI C 编译器-armcc 和 tccISO/Embedded C+编译器-armcpp and tcpp链接器 armlinkWindows 集成开发环境 CodeWarrior格式转换器 fromelf库管理器-armar调试器模拟调试器：ARMulatorJTAG调试：AXD（与Multi-ICE配合）支持所有ARM内核，最新版本：RealView2.0,ARM的编译器（1
39、）,EW-ARM瑞典IRA公司出品著名的嵌入式工具提供商，以提供编译器/协议栈/统一建模工具著称主要产品：Embeded Workbench（EW）、Make APP、Visual State等EW-ARM：针对ARM的集成开发环境：C/C+编译器C-SPY 模拟调试器ROM-Monitor多种级别代码优化方法，满足用户在速度、文件大小方面的要求内建ARM特性优化器支持多种断点模式支持Nucleus,VxWorks等RTOSGreenhillsGNU,ARM的编译器（2）,嵌入式系统的调试有四种基本方法模拟调试（Simulator）软件调试（Debugger）BDM/JTAG调试（BDM/JT
40、AG Debugger）全仿真调试（Emulator）,嵌入式系统的调试（1）,模拟调试（Simulator）调试工具和待调试的嵌入式软件都在主机上运行，由主机提供一个模拟的目标运行环境，可以进行语法和逻辑上的调试。优点：简单方便，不需要目标板，成本低缺点：功能非常有限，无法实时调试大多数调试工具都提供Simulator功能。,嵌入式系统的调试（2）,软件调试（Debugger）主机和目标板通过某种接口（通常是串口）连接，主机上提供调试界面，待调试软件下载到目标板上运行。这种方式的先决条件是要在Host和Target之间建立起通信联系（目标板上称为监控程序Monitor）优点：纯软件，价格较低
41、，简单，软件调试能力较强缺点：需要事先烧制Monitor（往往需多次试验才能成功）且目标板工作正常，功能有限，特别是硬件调试能力较差。,嵌入式系统的调试（3）,PC,Target,Monitor,串口,BDM/JTAG调试 这种方式有一个硬件调试体。该硬件调试体与目标板通过BDM、JTAG等调试接口相连，与主机通过串口、并口、网口或USB口相连。待调试软件通过BDM/JTAG调试器下载到目标板上运行。优点：方便、简单，无须制作Monitor，软硬件均可调试缺点：需要目标板，且目标板工作基本正常（至少MCU工作正常），仅适用于有调试接口的芯片,嵌入式系统的调试（4）,Target,PC,接口,B
42、DM/JTAG Debugger,全仿真调试（Emulator）这种方式用仿真器完全取代目标板上的MCU，因而目标系统对开发者来说完全是透明的、可控的。仿真器与目标板通过仿真头连接，与主机有串口、并口、网口或USB口等连接方式。由于仿真器自成体系，调试时既可以连接目标板，也可以不连接目标板（Stand alone）。优点：功能非常强大，软硬件均可做到完全实时在线调试缺点：价格昂贵。,嵌入式系统的调试（5）,模拟调试SDT2.52:ARMulatorADS1.2：ARMulatorTrace32：SimulatorEW-ARM：C-spy软件调试ADS1.2：Angel（串口）SDT2.52 A
43、ngel（串口）JTAG调试ARM：Multi-ICE,简易型仿真器Trace32-ICD for ARMHitex：Tanto for ARM全仿真调试Trace32-FIRE/ICE,ARM的调试方式,Multi-ICEARM公司出品与ADS配套使用支持不同的ARM内核另有Multi-trace模块可选,ARM调试工具,对于复杂的嵌入式系统应考虑使用RTOSRTOS的作用：提供API（应用编程接口）：操作系统为应用程序员提供可供调用的API，允许程序员致力于应用程序的开发 简化系统设计：实时嵌入式系统比非实时系统更难设计.使用实时多任务的内核能简化系统设计，可将复杂的应用程序分为几个不同的
44、任务，由内核去对他们协调处理支持ARM的实时操作系统：uC/OSLinux,选择实时操作系统RTOS,Data from Japan ITRON survey for new embedded systems,嵌入式系统编程语言,提要,1,3,2,嵌入式系统硬件基础,嵌入式系统开发环境,嵌入式系统硬件开发流程,三个阶段：系统方案分析与设计根据系统所要完成的功能，选择合适的处理器和外围器件，完成系统的功能框图设计和原理图设计 PCB的仿真设计需要在EDA仿真设计平台下，对PCB板上的信号完整性、EMI等进行仿真，根据仿真结果来对PCB进行合理的布局布线，完成PCB的设计 PCB的调试与测试对加工
45、完成的PCB进行调试和测试，完成整个系统硬件的设计,嵌入式系统硬件方案分析与设计,便携式GPS导航系统是一个手持的电池供电系统，需要完成以下功能 能够存储电子地图信息并在LCD显示屏上显示能够接收GPS信号，根据GPS收到的信息可以确定当前在地图中所处的位置给定起点和终点可以计算出合理的行进路线可以通过以太网下载更新电子地图或系统软件有USB主端接口，满足USB1.1规范，可以挂接键盘、鼠标和存储设备等,GPS导航系统-需求,根据系统功能，可以确定该系统需要有以下的内存和功能接口 32MB Flash存储器，用于存储电子地图信息4MB Flash存储器，用于存储系统软件64MB SDRAM，用
46、作系统运行内存TFT-LCD接口，支持16位颜色，6.4英寸TFT-LCD显示屏RS232接口，用于与GPS模块通讯10M以太网接口USB主端接口支持6.4英寸四线电阻式触摸屏,分析,嵌入式系统设计的差异性极大，因此选择是多样化的 选择：PXA255是Intel 公司采用XScale微体系结构开发的一款嵌入式处理器，主要面向手持多媒体应用 特性高性能、低功耗的XScale处理器核，时钟频率按不同型号分为200MHz、300MHz和400MHz系统总线速度比PXA250提高一倍，当内核工作在400MHz时系统总线频率为200MHz采用0.18微米工艺制造，17 mm x 17 mm x 1.75
47、mm，256脚PBGA封装采用Intel多媒体处理技术增强型存储器控制器，支持2.5V3.3V、1632位的存储器支持MMCSD卡和PCMCIACF卡提供920Kbps蓝牙接口,处理器的选择,存储器控制器。可为多种存储器芯片提供可编程的控制信号。支持4个SDRAM分区，6个SRAM、SSRAM、FLASH、ROM、SROM静态片选和2个PCMCIA或COMPACT FLASH槽时钟和电源控制器。时钟可由3.6864MHz和一个可选的32.768KHz两种晶体驱动。3.6864MHz晶体驱动一个核心锁相环和一个外围锁相环。32.768KHz晶体产生一个硬件复位后选定的可选时钟源，用于驱动实时时钟
48、(RTC)、电源管理控制器和中断控制器USB从端设备控制器。支持多达16个终结点，提供一个内部产生的48MHz时钟DMA控制器。提供16个优先级不同的通道，用于响应来自片内外围部件和片外设备的数据传输请求液晶控制器。提供支持双扫描无源阵列彩显（DSTN，俗称伪彩）或有源阵列彩显（TFT，俗称真彩）屏的接口。最大支持显示分辨率为10241024像素,外围部件,AC97控制器。支持AC97 2.0修订版本的多媒体数字信号编解码器，为立体PCM输入输出、Modem输入输出和单一的麦克风输入都提供了单独的16位通道I2S控制器。为标准I2S多媒体数字信号编解码器提供了串行连接。I2S控制器引脚与AC9
49、7控制器引脚复用MMC控制器。提供到标准存储卡的串行接口,数据传输速率最高可达20Mbps高速红外(FIR)通讯端口。基于4Mbps的红外数据协会(IrDA)规格，工作于半双工模式下同步串行协议端口(SSP)控制器。提供7.2Kbps到1.84Mbps的全双工同步串行接口。SSP接口支持National Semiconductor 的Microwire协议、Texas Instruments的同步串行协议（SSP）和Motorola 的SPI协议 I2C总线接口单元。提供2个引脚的通用串行通讯端口，其中一个引脚用于数据和地址，另一个用于时钟,外围部件,通用I/O引脚。每个引脚都可以独立地编程定
50、义为输入或输出4个UART。每一个UART都能用作低速红外收发全功能UART(FFUART)：可编程波特率最大为230Kbps，提供完整的modem控制引脚蓝牙UART(BTUART)：可编程波特率最高可达921Kbps，提供部分modem控制引脚标准UART(STUART)：可编程波特率最高可达230Kbps，不提供任何modem控制引脚，但可通过GPIO引脚提供 硬件UART(HWUART)：它带有硬件流控制，提供部分modem控制引脚，其编程可调的波特率可高达921.6Kbps。硬件UART的引脚与PCMCIA的控制引脚复用实时时钟。实时时钟可提供恒定频率的输出，它带有可编程闹钟寄存器，
