《外延片的制备》PPT课件.ppt

2、其上外延成膜.,硅外延反应器,4.2.1 一般过程 H2还原SiCl4法的化学反应式为：在生长表面得到游离态的Si原子，析出的Si原子在高温下携带大量的热能，便沿着表面滑动（扩散）到适当位置，按照一定的晶向加接到晶格点阵上，并释放能量，固定成为晶格点阵的新成员。,外延生长包括下列连续步骤：1.反应剂质量从气相转移到生长层表面2.反应剂分子被吸附在生长层表面3.在生长层表面进行化学反应，得到Si原子和其他副产物4.副产物分子脱离生长层表面的吸附5.解吸的副产物从生长表面转移到气相，随主流气体逸出反应室6.Si原子加接到晶格点阵上其中1和5为物理扩散过程，2和4为吸附和解吸过程，3为表面化学反应

3、过程,在开管外延中，系统维持在较高的常压（0.1MPa）状态，俗称常压外延。吸附和解吸的速度相当快，因此，混合气氛中各组分在样品表面的吸附状况可看作一定。这时，外延层的生长速率将主要取决于质量传输和表面化学反应。在低于一个大气压系统中进行的外延生长，称为低压外延。在这种情况下生长速率主要受混合气氛中各组分在样品表面的吸附及其表面化学反应控制。,4.2.2生长动力学假设：反应器空间和基座的几何尺度比较起来可视为无限大，且温度均匀。既可以忽略反应器壁的边界效应，又可以认为反应室内气体的性质（如密度、扩散系数等）处处是一样的。速度附面层：在接近基座表面的一薄层流体中，速度有较大的变化，把这个速度分

4、布受到扰动的区域称为速度附面层自由流体：速度附面层区域以外的流体,滞流层：因附面层里流体的速度滞慢于其外面的自由流体，故常将速度附面层称为滞流层从附面层到其外流动区域速度的分布是连续变化的，如图，通常把附面层的厚度规定为：在该处的流速已到达自由流体流速U0 的99%，其中U表示流体的流速。,在气体生长层界面上的反应剂浓度和外延生长速率为：,4.2.3生长速率讨论表面反应控制当时，化学反应进行得慢，反应剂可以充分供给，因此在附面层中反应剂浓度几乎是分布均匀的；外延生长速率主要取决于表面化学反应进行得快慢，所以,质量转移控制当时，在外延层表面上的化学反应进行得相当快，凡是转移到表面

5、上的反应剂分子瞬间就可以变成硅，因此表面上的反应剂几乎为零，外延生长速率主要取决于反应剂由气相转移到生长表面的快慢，所以,4.3 影响外延生长速率的因数反应剂浓度:为兼顾结晶的完美性和其他要求，反应剂浓度不宜太大。,温度：B区高温区（常选用），A区低温区较高温度下，速率与温度的关系不明显。较低温度下，速率随绝对温度的增加呈指数急增。,气体流速:气体流速大生长加快流量较小时，生长速率与流量的平方根成正比,生长速率还与反应腔横截面形状和衬底取向有关：矩形腔的均匀性较圆形腔好。晶面间的共价键数目越多，生长速率越慢。,4.4系统与工艺流程系统示意图,工艺流程 a.把干净的硅片装入反应室 2-4min

6、 b.N2预冲洗 260L/min 4min c.H2预冲洗 260L/min 5min（吹入惰性气体并充入氢气，如使用低压外延也需抽真空）d.升温1 850C 5min e.升温2 1170C 5min（加热到氢气烘烤温度，以去除氧化层，该步骤能去除50-100埃的二氧化硅层）,f.HCl腐蚀 10L/min 10min（刻蚀表面的硅层）g.HCl排空 1.3L/min 1min（吹气去除系统中的掺杂剂和HCl）h.冷却到淀积的温度，引入硅原料和掺杂剂以淀积所要的薄膜 10min,h.H2冲洗 260L/min 1min（去除硅原料和掺杂剂）i.降温 6min（冷却到室温）j.N2冲洗

7、3-5min（吹走氢气）k.取出硅片,4.5 外延中的掺杂及其杂质再分布4.5.1 掺杂原理外延层中的杂质原子是在外延生长时加入到晶格点阵中去的。因而掺杂的动力学原理和外延生长相似。最终的杂质浓度将涉及反应剂和掺杂剂两者的化学动力学性质以及温度，气流等多种因素。,4.5.2掺杂剂氢化物:PH3，AsH3，B2H6氯化物:POCl3，AsCl3 和硅外延生长相似，混合气氛中的掺杂剂通过扩散向生长表面输运，在表面附近PH3被分解出游离态的磷原子，化学反应方程式为析出来的磷原子加入到硅晶体的晶格点阵，并离化成带正电的施主离子，随着外延生长的进行继续向衬底深处扩散。,外延过程中的杂质再分布掺入外

8、延层中的杂质一般与衬底杂质不同，即使相同，浓度也不一样。同型杂质异型杂质,硅外延工艺在高温下进行，因此杂质的再扩散不可忽视。一方面，由外部掺入到外延层中的杂质继续向衬底深处扩散；另一方面，衬底中的杂质又不断地向生长着的外延层扩散。总的扩散浓度是它们各自扩散的共同结果。同一导电类型的杂质取正号，相反类型的杂质取负号,4.6 自掺杂效应4.6.1自掺杂效应及其来源在外延生长期间，衬底杂质将不断扩散并从其表面蒸发出来，这种蒸发效应主要发生在生长初期，而后由于外延层的有效阻挡杂质将难以逸出，生长速率越慢，杂质能逸出表面的有效时间就越长。,对于发生在衬底背面的蒸发效应，由于它与加热基座直接接触，温度

9、较高，蒸发将更甚，这种蒸发效应在整个淀积过程中都存在，特别在生长的后期，成为主要的蒸发源。,杂质从衬底片正面和背面的蒸发，不仅发生在生长期间，而且还发生在外延层正式开始生长之前的热处理过程中，如等待升温，气流稳定期间等，广义讲，这种蒸发是由于对样品进行预烘焙引起的。,如果进行气相腐蚀，随着硅的去除，大量的杂质被释放出来，也会使积蓄在附面层里的杂质大大增加。这样从样品表面蒸发和腐蚀出来的杂质进入气相中，将起着掺杂剂的作用，重新进入外延层。,除此之外，加热基座、外延系统和输入气体中沾污的杂质也会进入外延层中。外延层中的杂质除了人为的掺入以外，还存在着衬底和其它杂质非人为地掺入，统称为自掺杂效应。,

10、在外延淀积过程中，掺杂剂从衬底上重掺杂的区域通过两种方式进入到正在生长的薄膜中：一方面是由衬底杂质的固态外扩散引起的;另一方面是由上述各种原因引起的气相自掺杂所致。,4.6.2 气相自掺杂掺杂剂从衬底中蒸发出来，继而再次合成到正在生长的薄膜中去。气相自掺杂要求蒸发出的原子应被气相边界层所捕获。在具有埋层结构的衬底上进行外延生长，不仅在埋层的正上方，而且在埋层之外的衬底上方也存在着自掺杂效应。通常称前者为纵向自掺杂，后者为横向自掺杂。,由于衬底的杂质浓度比埋层区低得多，因此衬底杂质的外扩可以忽略。横向自掺杂主要是由气相自掺杂引起的。埋层杂质从正面的蒸发是引起其气相自掺杂的主要原因，这种效应主要

11、是发生在埋层表面被充分覆盖之前。,外扩散和自掺杂可被认为是增加了过渡层（从重掺杂的衬底到均匀掺杂层）的厚度。在接近衬底处，衬底的固态扩散是优势效应，形成一个较宽的过度剖面图中的A区。相对于扩散运动来说，快的薄膜生长速率限制了这种效应。,然而，过渡区受到气相中的掺杂剂的进入作用的控制图中的B区。由于高浓度的埋层很快就被轻掺杂的材料所覆盖，自掺杂效应中止。自掺杂在衬底与外延层交界面处的浓度最大，随着离开界面距离的增加，浓度逐渐降低。,由于气相自掺杂，杂质分布梯度比仅仅考虑固态扩散时平坦得多，过渡区的宽度也大得多，有时甚至起主导作用。这种自掺杂对元件密度高（埋层数目多）的双极型大规模集成电路的薄外延

12、层生长危害很大。,4.6.3 减少自掺杂的方法 1.为避免硼的自掺杂，外延淀积过程应在尽可能最低的淀积温度下进行，这等价于高质量的膜和合理的淀积速率（SiH2Cl2可以在比SiCl4低的温度下淀积）。这只对减少硼的自掺杂有效，因为事实上在较低温度时砷的自掺杂增加了。,2.应使用有较低蒸气压和低扩散率的衬底和埋层掺杂剂。3.用轻掺杂的硅封住衬底和支架背面4.在降低压强下操作外延系统以减少横向自掺杂。由于气体分子的扩散率在气压减少时增加了，使得掺杂原子能迅速到达主气流并被带出反应室，从而减少横向自掺杂。只对磷和砷有用，对硼无效。,5.使用离子注入的埋层以减小衬底表面浓度。6.在HCl刻蚀之后采用一

13、个低温吹气的工艺，保证刻蚀时所涉及的掺杂剂被带出系统。,注意外延层的晶体质量不应该超过衬底的质量。因而在硅片预处理时必须非常小心。外延前硅片的清洁要求从硅片的正面和背面去除颗粒、有机的和无机的沾污。一般地这样的清洁过程是不够的，还要求有一个额外的温度超过1100度的即时的无水HCl的刻蚀来从表面去除剩余的沾污。,必须小心以避免硅衬底的有效厚度的丧失，因为在高温时刻蚀的速率很快。如果求较低的温度（1050），已发现SF6是即时刻蚀中HCl的合适替代品。,4.7对VLSI外延淀积的工艺考虑,4.8图形的移动、变形和冲环当检查淀积在埋层上的外延层中的台阶图形时，有时候会发现它的位置相对于它在埋层

14、中的位置发生了移动。这些效应被分别称为图形移动、图形变形和图形冲环。,这些效应取决于基片取向、淀积速率、淀积温度和硅的原料。晶体取向对图形移动有重要影响。对与取向的硅片，轴的方向上的图形移动最小，而硅片则在偏离方向20-50、接近方向时，表现出最小的影响。因而通常用于生长取向的外延层的基片有30的偏离。,对图形移动进行研究表明，当温度增加时，移动减小了。对于和方向，淀积速率增加时移动增加。减压的淀积能大大减少图形移动。使用SiH4作为硅的来源可消除图形的移动。Cl2或HCl的存在会诱发图形的移动。,对图形变形进行研究表明，在和基片上都发生变形，但在基片上更严重些。不像图形移动时的情况，温度增

15、加和淀积速率减少会增加图形变形。另外，使用SiH4作为硅的来源导致了比使用氯基源更多的图形变形。层厚的增加可以减少变形。,图形变形和移动之间的决定因素是相反的，必须采用折衷的、经验性的研究结果来调整外延工艺以减少变形和移动。,4.9 参数测量,4.10外延的用途双极电路：利用n/n+硅外延，将双极型高频功率晶体管制作在n型外延层内，n+硅用作机械支撑层和导电层，降低了集电极的串联电阻。采用n/p外延片，通过简单的p型杂质隔离扩散，便能实现双极集成电路元器件间的隔离。外延层和衬底中不同类型的掺杂形成的p-n结，它不是通过杂质补偿作用形成的，其杂质分布可接近理想的突变结。,外延改善NMOS存储器电

16、路特性:(1)提高器件的击穿电压(2)采用低阻上外延高阻层，可降低源、漏n+区耗尽层寄生电容，并提高器件对衬底中杂散电荷噪声的抗扰度(3)硅外延片可提供比衬底高的载流子寿命，使半导体存储器的电荷保持性能提高。,器件微型化：提高器件的性能和集成度要求按比例缩小器件的横向和纵向尺寸。其中，外延层厚和掺杂浓度的控制是纵向微细加工的重要组成部分；薄层外延能使p-n结隔离或氧化物隔离的横向扩展尺寸大为减小。,工艺多样化：具有相反导电类型的外延层，在器件工艺中可形成结和隔离区；薄层外延供器件发展等平面隔离和高速电路；选择外延可取代等平面隔离工艺来发展平面隔离；绝缘衬底上的多层外延工艺可以发展三维空间电路,

17、4.11绝缘体上外延硅（SOI）（异质外延）SOI是Silion-on-Insulator的缩写，是一种在硅材料与硅集成电路巨大成功的基础上出现、有独特优势、能突破硅材料与硅集成电路限制的新技术。随着芯片特征尺寸跨入纳米尺度以后，一些问题接踵而来，如电容损耗、漏电流增大、噪声提升、闩锁效应和短沟道效应等。,为克服这些问题，SOI技术应运而生。作为标准CMOS工艺的一种改进技术，SOI技术通过在两层硅之间封入一个绝缘的氧化层，从而将活跃的晶体管元件互相隔离。SiO2埋层能有效地使电子从一个晶体管门电路流到另一个晶体管门电路，不让多余的电子渗漏到硅衬底上。,SOI器件具有寄生电容小、短沟道效应小

18、、速度快、集成度高、功耗低、耐高温、抗辐射等有点，越来越受业界青睐。SOI由以下三层构成：1.薄薄的单晶硅顶层，在其上形成刻蚀电路 2.相当薄的绝缘二氧化硅中间层 3.非常厚的体型衬底硅衬底层，其主要作用是为上面得了两层提供机械支撑,目前制造SOI的方法主要有两种：1.注氧隔离法，采用大束流专用氧离子注入机把氧离子注入到硅晶圆中，然后在惰性气体中进行高温退火，从而在硅晶圆的顶部形成厚度均匀的极薄表面层和SiO2埋层。优点：硅薄层和SiO2埋层的厚度可精确控制；缺点：由于氧的注入会引起对硅晶格的破会，导致硅薄层缺陷密度提高。,2.智能剥离法，利用中等剂量氧离子注入，在衬底硅上生成SiO2,然后在低温下与另一个无氧化层的硅晶圆键合，再进行热处理，最后进行CMP使硅片表面层光滑。优点:硅薄层缺陷密度低，厚度容易控制。,与传统COMS工艺相比，SOI工艺技术将使晶体管具有更快的开关速度，从而那些要求高性能、高速度和低功耗的应用提供了极具吸引力的解决方案。,SOI技术面临的问题：1.技术问题 2.生产线需要进行大的调整,

展开阅读全文