《[信息与通信]第五章触发器.ppt》由会员分享，可在线阅读，更多相关《[信息与通信]第五章触发器.ppt（109页珍藏版）》请在三一办公上搜索。
1、数字电子技术基础（第五版）教学课件,信息科学与工程学院 基础电子教研室,数字电子技术基础第五版,本章重点介绍构成时序逻辑电路的基本单元电路-触发器。首先构成触发器的基本构成部分SR锁存器，然后介绍几种触发器的电路结构及动作特点，以及这几种触发器的逻辑功能分类。本章重点是各触发器的功能表、逻辑符号、触发电平、状态方程的描述等。,内容提要,第五章 触发器,本章的内容,5.1 概述5.2 SR锁存器5.3 电平触发的触发器5.4 脉冲触发的触发器5.5 边沿触发的触发器5.6 触发器的逻辑功能及其描述方法,触发器,输出状态不只与现时的输入有关，还与原来的输出状态有关；,触发器是有记忆功能的逻辑部件；
2、,5.1 概述,触发器是构成时序电路的基本单元；,触发器：能够存储1位二进制信号的基本单元电路。,触发器,5.1 概述,按功能分类：SR触发器、D型触发器、JK触发器、T型触发器等。,按电路结构分类：SR触发器、同步SR触发器、主从触发器、边沿触发器等。,！触发器输出有两种稳定的状态：0、1；,！在信号作用下，触发器的状态可相互转换；,按触发方式分类：电平触发器、脉冲触发器、边沿触发器等。,反馈,5.2 SR锁存器,一、由与非门构成的SR锁存器,0状态：Q=0，Q=11状态：Q=1，Q=0,若原状态：,0,1,输出：,输入RD=0,SD=1时,1,1,0,0,1,0,Q-初态，Q*-次态,若原
3、状态：,0,1,输出：,0,1,1,1,1,0,输入RD=0,SD=1时,输入RD=0,SD=1时，锁存器置0.,若原状态：,1,0,输出：,1,0,1,0,1,1,输入RD=1,SD=0时,若原状态：,1,0,输出：,0,0,1,1,0,1,输入RD=1,SD=0时,输入RD=1,SD=0时，锁存器置1.,若原状态：,1,1,输出：,（保持）,1,0,1,0,0,1,输入RD=1,SD=1时,输入RD=1,SD=1时,若原状态：,1,1,输出：,（保持）,0,1,1,0,输入RD=1,SD=1时,输出全是1-不定状态,输入RD=0,SD=0时,R,S,Q,RD,SD,SR锁存器的特性表,R,
4、D,S,D,Q,1,1,0,1,0,0,1,0,0,1,0,0,1,1,0,1,1,0,1,0,1,1,0,0,状态,0,0,1,1,保持,置 0,置 1,0,1,1,1,不定,【例1】画出与非门构成的RS触发器的输出波形。,【例2】画出与非门构成的RS触发器的输出波形。,状态不定,二、由或非门构成的SR锁存器,0,0,1,1,0,0,1,0,二、由或非门构成的SR锁存器,0,1,1,1,0,0,1,0,二、由或非门构成的RS触发器,0,1,0,0,1,0,1,0,二、由或非门构成的RS触发器,1,1,0,0,【例3】画出或非门构成的SR锁存器的输出波形。,状态不定,在输入信号作用的全部周期内
5、，都能直接改变输出状态，因此称RD、SD为直接复位端和直接置位端。,【例4】防抖动开关电路如图所示，已知，画出对应的输出 波形。,Q,小结,基本要求：了解SR锁存器的工作原理；掌握与非门构成的SR锁存器的特性表；掌握SR锁存器输出波形的画法。,作 业：P248 习题5-1题、5-2题,二、由或非门构成的SR锁存器,5.3 电平触发的触发器,为协调各触发器的动作，加时钟脉冲信号CLK。,SR锁存器,控制门,无小圆圈表示高电平控制,0,CLK=0时,触发器保持原态,1,CLK=1时,电平触发SR触发器的工作状态分析,Q（保持）,1（置1）,1（不定）,Q（保持）,0（置0）,【例1】画出电平触发S
6、R触发器的输出波形(设初态为0状态)。,使输出全为1,CP撤去后状态不定,置1,置0保持,保持,不定,【例2】画出电平触发SR 触发器的输出波形。(设初态为0状态)。,保持置1保持,注意：分析在CP=1时，R和S变化的全过程。,小圆圈表示低电平有效,无小圆圈表示高电平控制,异步置位端,异步复位端,异步复位端和异步置位端，不受CP信号的控制。即只要异步复位端或异步置位端出现低电平（0），则可以根据此低电平确定触发器的初态。,D触发器(锁存器),0,1,0,1,0,1,【例3】画出D触发器的输出波形，初态为0。,【例4】画出电平触发SR触发器的输出波形。,置1,置0保持,保持,全1之后状态不定,确
7、定初态,在CLK=1 期间触发器接受触发信号，或翻转或保持，称为电位触发方式。在CLK高电平期间，存在多次翻转现象，抗干扰能力较差。若触发器为带有异步置位、复位端的电平触发SR触发器，则画Q端波形时，需根据异步置位端或复位端的有效信号确定触发器的初态。,5.4 脉冲触发的触发器,为了避免空翻现象，提高触发器工作的可靠性，希望在每个CLK期间输出端的状态只改变一次，则在电平触发的触发器的基础上设计出脉冲触发的触发器。,一、电路结构与工作原理,1.脉冲触发的SR触发器（主从SR触发器）（MasterSlave SR FlipFlop）：,主触发器,主从SR 触发器的功能,CLK=1时，主触发器接收
8、输入信号，从触发器被封锁，输出保持原态。,被封锁,保持原态,0,接收信号,1,主从SR 触发器的功能,CLK=0时，主触发器被封锁，Qm保持；从触发器接收主触发器输出信号。,被封锁,保持原态,1,接收信号,0,CLK=1,CLK=0,0,0,0,1,保持原态,CLK=0,CLK=1,保持原态,0,1,CLK=1,CLK=0,0,1,0,1,置1,CLK=0,CLK=1,置1,1,0,1,0,1,0,即输出状态变化仅发生在 CLK 信号的下降沿。,表示延迟输出,【例1】画出主从RS触发器的输出波形(设初态为0状态)。,CLK=0后状态不定,置0,保持,不定,置1,【例2】分析主从RS触发器的输出
9、波形(设初态为0状态)。,【例2】分析主从RS触发器的输出波形(设初态为0状态)。,CLK,S,R,Qm(SS),Q,【例2】分析主从RS触发器的输出波形(设初态为0状态)。,CLK,S,R,Q,Qm(SS),Q,空翻,Qm(RS),CLK由1变0时刻，如果R=S=0时，不能简单以R、S的状态确定触发器的状态，而要分析在CLK=1的时间内前一时刻R、S的变化过程。,主从RS触发器，在CP高电平期间，主触发器存在空翻现象;存在约束条件:RS=0,小结,基本要求：了解电平触发SR触发器和主从RS触发器的工作原理；掌握电平触发SR触发器和主从RS触发器的特性表；掌握电平触发SR触发器和主从RS触发器
10、输出波形的画法。,作 业：P216 思考题和习题5-5题、5-7题、5-9题,2、主从JK触发器,为了使主从SR触发器在SR1时也有确定的状态，则将输出端 Q 和 Q 反馈到输入端，这种触发器称为JK触发器（简称JK触发器）。,主触发器,J,K,主从JK触发器,JK触发器的功能,Q=0时,Q*=1,J=1K=0,JK触发器的功能,Q=1时,Q*=1,J=1K=0,JK触发器的功能,J=0K=1,Q*=0,Q=1时,JK触发器的功能,J=0K=1,Q*=0,Q=0时,JK触发器的功能,J=0K=0,保持原态,JK触发器的功能,J=1K=1,Q=0时,Q*=1,JK触发器的功能,J=1K=1,Q=
11、1时,Q*=0,Q,置1,保持,翻转,置0,【例1】分析主从JK触发器的输出波形(设初态为0状态)。,置1,置0,保持,保持,【例2】分析主从JK触发器的输出波形(设初态为0状态)。(见229页例题),不能简单以CP下降沿到达时J、K的状态决定触发器的状态,置1,置0,保持,保持,【例2】分析主从JK触发器的输出波形(设初态为0状态)。(见229页例题),该现象称为“一次变化”,【例2】分析主从JK触发器的输出波形(设初态为0状态)。(见229页例题),动作特点:(1)触发器的翻转分两步。第一步，CLK=1期间主触发器接收信号，从触发器不动；第二步，CLK的下降沿到来时，从触发器和主触发器发生
12、相同的翻转。（2）在CLK=1的全部时间里输入信号都对主触发器起控制作用。,主从JK触发器，在CLK高电平期间，主触发器存在一次变化现象。,小结,基本要求：了解主从 SR 触发器的工作原理；了解主从JK 触发器的工作原理；3.掌握主从JK触发器特性表及输出波形的画法。,作业：5.12 题,5.5 边沿触发器的电路结构与动作特点,由于JK触发器存在一次变化问题，所以抗干扰能力差。为了提高触发器工作的可靠性，希望触发器的次态（新态）仅决定于CLK的下降沿（或上升沿）到达时刻的输入信号的状态，与CLK的其它时刻的信号无关。,一、电路结构和工作原理,1、用两个电平触发D触发器组成的边沿触发器,工作原理
13、：,当CLK0，触发器状态不变，FF1输出状态与D相同；,0,1,0,1,0,1,FF2输出Q的状态被置成前沿到来之前的D的状态，而与其它时刻D的状态无关。,上升沿触发,下降沿触发,置1,置0,保持,保持,【例3】分析边沿JK触发器的输出波形(设初态为0状态)。(下降沿触发),置1,置0,保持,【例4】分析边沿JK触发器的输出波形(设初态为0状态)。(上升沿触发),保持,5.14,CLK,D1,D2,Q,小结,基本要求：掌握边沿触发器的特性表及输出波形的画法。,5.6.1 触发器按逻辑功能的分类,5.6 触发器的逻辑功能与描述方法,按逻辑功能分类：SR触发器、D型触发器、JK触发器、T型触发器
14、等。,一、SR触发器,同步RS触发器主从RS触发器,SR触发器的特性方程,SR触发器的状态转换图,S=1R=0,S=0R=,二、JK触发器,特性方程,状态转换图,J=1K=,J=0K=,三、T触发器,特性方程,状态转换图,四、D触发器,特性方程,状态转换图,(e)D触发器,(c)T触发器,(b)JK触发器,(a)RS触发器,(d)T触发器,【例2】已知触发器初态为0，画出在CLK信号连续作用下各触发器的输出波形。,0,【例3】已知触发器初态为0，画出在CLK信号连续作用下各触发器的输出波形。,【例3】已知触发器初态为0，画出在CLK信号连续作用下各触发器的输出波形。,0,0,5.6.2 触发器
15、的电路结构和逻辑功能,5.6.3 触发器逻辑功能的转换,JK触发器：逻辑功能最完善,D触发器：单端输入，使用最方便,1.JKRS触发器,令：J=S，K=R,2.JKD触发器,3.JKT触发器,令：J=KT,4.JKT触发器,5.DT触发器,令：J=K1,【例2】边沿触发器组成的电路如图所示，已知其输入波形，试分别画出Q1、Q2端的波形。设电路初态均为0。,4.3.2 触发器的电路结构和逻辑功能,1.JKRS触发器,令：J=S，K=R,2.JKD触发器,3.JKT触发器,令：J=KT,4.JKT触发器,令：J=K1,5.DT触发器,设计要求：四人参加比赛，每人一个按钮，其中最先按下按钮者，相应的
16、指示灯亮；其他人再按按钮不起作用。,电路的核心是74LS175四D触发器。其内部包含了四个D触发器，各输入、输出以字头相区别，管脚图见下页。,4.3.4 应用举例-四人抢答器,1Q,1D,2Q,2D,GND,4Q,4D,3Q,3D,时钟,清零,USC,公用清零,公用时钟,74LS175管脚图,+5V,D1,D2,D3,D4,CLR,CP,CLK,赛前先清零,输出为零发光管不亮,74LS175,D1,D2,D3,D4,CLR,CP,+5V,CLK,反相端都为1,1,74LS175,D1,D2,D3,D4,CLR,CP,CLK,+5V,若有一按钮被按下，比如第一个钮。,0,0,此时其它按钮再按下，由于没有CLK 不起作用。,小结,基本要求：1.掌握各类触发器特性表、特性方程及输出波形的画法。2.不同类型触发器之间的转换方法。,作业：P254 习题5.18题,本章重点介绍构成时序逻辑电路的基本单元电路-触发器。首先介绍几种触发器的电路结构及动作特点，然后介绍触发器的逻辑功能分类。,内容提要,第四章 触发器,几个逻辑图形符号：,几个特性方程：,几个转换：,JKT，J=K=TJKT，J=K=1DT，D=Q,
