《【教学课件】第3章逻辑门电路.ppt》由会员分享，可在线阅读，更多相关《【教学课件】第3章逻辑门电路.ppt（121页珍藏版）》请在三一办公上搜索。
1、第3章 逻辑门电路,门电路,分立元件门电路,集成门电路,双极型集成门（DTL、TTL）,MOS集成门,集成逻辑门中广泛使用的开关器件是：,晶体管 场效应管,门电路是用以实现逻辑关系的电子电路。,与门、,或门、,与非门、,或非门、,异或门等。,K开-K合-,可用二极管、三极管代替,一、获得高低输出电平的原理电路,Vo=,5v,输出高电平,Vo=,0v,输出低电平,3.1 晶体管的开关特性,3.1.1 概述,二、高、低电平的概念,电平就是电位，在数字电路中，人们习惯于高、低电平一词来描述电位的高低。,它们表示的都是一定的电压范围，而不是一个固定不变的数值。,高电平的电压范围：1.8-5V,低电平的
2、电压范围：0-0.8V,正逻辑,负逻辑,3.1.2 晶体二极管开关特性,二极管正偏与等效电路,0mA,二极管反偏与等效电路,二极管嵌位作用,当Vi为低电平时；,Vo=,Vi+0.7,3.1.3 晶体三极管的开关特性,1.晶体三极管的工作状态,截止、放大、饱和,截止：,发射结、集电结都反偏,vi,0.7v,iB0,iC0,vo,VCC,放大：,发射结正偏、集电结反偏,vo=vce=VCC-iCRC,vi,0.7v,iB 0,iC=iB,饱和：,发射结、集电结都正偏,vi,0.7v,iB 0,iCSiB,vo=vces 0.3v,iCS=(VCC 0.3)/RC,(VCC 0.3)/RC,iB,i
3、B,(VCC 0.3)/RC,IBS,iB IBS,判断三极管是否饱和的条件,1.晶体三极管的工作状态,截止：,vi,0.7v,iB0,iC0,vo,VCC,放大：,vo=vce=VCC-iCRC,vi,0.7v,iB 0,iC=iB,饱和：,vi,0.7v,iB 0,iCSiB,vo=vces 0.3v,iCS=(VCC 0.3)/RC,(VCC 0.3)/RC,iB,iB,(VCC 0.3)/RC,IBS,iB IBS,例1.在所示电路中，若VCC=5V,RC=1k,RB=30k时，试分析计算：(1)当b=100，试求vi=0V和vi=3V时的输出 电压vo=?,解：vi=0V时,VBE=
4、,Vi=0 V,三极管,截止,Vo=,VCC=5V,vi=3V时,假设三极管饱和，,则VCE=,0.3V,1,100,5,=,.,-,=,-,=,b,=,=,-,由于：iBIBS，满足三极管饱和条件，所以输出电压vo=0.3V,(2)若b=50其余条件不变，再求vi=0V和 vi=3V 时的输出电压vo=?(VCC=5V,RC=1k,RB=30k),解：vi=0V时,VBE=,Vi=0 V,三极管,截止,Vo=,VCC=5V,vi=3V时,假设三极管饱和，,则VCE=,0.3V,0.094,1,50,=,.,=,=,b,5,-,-,=,=,由于：iBIBS，不满足三极管饱和条件，所以三极管处于
5、放大状态,-,vo=,VCCiCRC,iC=,bIB=,500.077=3.85mA,5v,1K,？,三极管处于放大状态时，vo=?,(3)分析VCC,vi,RB,RC,b的大小如何变 化才有利于三极管的饱和？,饱和条件？,iB IBS,-,=,b,-,时有利于三极管饱和。,VCC,vi,RB,RC,b,2晶体管的动态特性,A B C,Vo,0 0 0,0 0 1,0 1 0,0 1 1,1 0 0,1 0 1,1 1 0,1 1 1,0,0,0,0,0,0,0,1,IIL=(VCC-0.7)/R,IIL,=(5-0.7)/2.8K,=1.5mA,3.2基本逻辑门电路,3.2.1 二极管与门电
6、路及或门电路,1、二极管与门电路,思考如下问题：,（1）试问IIL，IIL1，IIL2，IIL3其值各为多少？它们之间有何关系？（设VCC=5V，UIL=0V，UIH=6V）,&,将几个输入端并联使用时，总的输入低电平电流与使用单个输入端的输入低电平电流基本相等。,IIL=(5-0.7)/2.8K,IIL1=IIL2=IIL3=IIL/3,（2）在下图中，IIH，IIH1，IIH2，IIH3其值各为多少？它们之间有何关系？（设VCC=5V，UIL=0.3V，UIH=6V）。,将几个输入端并联使用时，总的输入高电平电流将按并联输入端的数目加倍。,输入高电平电流IIH：二极管反向饱和电流,2、二极
7、管或门电路,R=2.8K,0,1,1,1,1,1,1,1,3.2.2.晶体三极管非门电路,三极管非门,嵌位二极管,0.3,3.7,1.三极管非门,2.晶体三极管非门的负载能力,负载就是非门输出端所接的其它电路,负 载 类 型,灌电流负载,拉电流负载,负载电流流进非门的叫灌电流负载,从非门流出来的叫拉电流负载,当vi为高电平时，三极管，vo为,vo,负载电流流进非门的叫灌电流负载,饱和,低电平,IRC,IC=,IRC,随着负载的增加I灌增加,饱和状态时应,满足IC IB,而IB,不变,所以对I灌要有一定限制,IC IB,即,IRC+I灌 IB,I灌 IB-IRC,同时还要验证：,当vi为高电平时
8、，三极管饱和,vo输出低电平。,+I灌,在保证输出高电平最低值为VOHmin时所能拉出的最大电流为:,I 拉,RC,RB,vi,IB,(a),与门负载,I拉max=,VCC,-,VOHmin,RC,当vi为低电平时，三极管，vO为,从非门流出来的叫拉电流负载,+5V,VO=5-RC I拉,截止,高电平,例2 VCC=5V，RC=1k，RB=5k，b=50,ICM=30 mA.。与门的输入低电平电流IIL=1.5 mA,输入高电平电流IIH=50mA。并保证反相器的输出高电平不低于3V。试计算：(1)当输入高电平Ui=3V时，该电路能带多少个与门负载？,解：输入高电平Ui=3V时，应计算灌流负载
9、I灌,I灌max=bIB-IRC,=,=,验算：I灌+IRC=18.3mA+4.7mA=23mAICM=30mA。,所带与门个数从NL和NH中取最小的，故该反相器正常工作时可带12个与门。,mA,解:输入低电平0V时，三极管截止，输出高电平，带拉流负载。,I拉max,2、当输入电压Ui=0V时，该电路能带多少个与门负载？,0,0.7,1.4,2.1,二极管门电路多级串联后的情况:,3.2.3 二极管-三极管与非门(DTL与非门),与非门,D4,二极管三极管或非门和与或非门,同样，我们利用二极管或门和三极管非门串联可构成或非门。即 如果将与门的输出和或非门的输入相连，便构成与或非门，即,3.3
10、TTL逻辑门,内部结构,3.3.1 TTL与非门工作原理(难点，一般了解),1、任一输入为低电平（0.3V）时,1V,不足以让T2、T5导通,0.4V,截止,截止,1、任一输入为低电平（0.3V）时,1V,导通,uo=5-uR2-ube3-ube43.6V高电平！,基极电流很小忽略uR2,2、输入全为高电平（3.6V）时,电位被嵌在2.1V,全反偏,1V,2、输入全为高电平（3.6V）时,全反偏,uF=0.3V,此电路,TTL与非门的主要参数,集成电路对使用者来说是极为方便的，特别是中、大规模集成电路，使用者可以不必了解内部结构和工作原理，只要从手册中查出该电路的真值表、引脚功能图和电参数就能
11、合理的使用该集成电路。（以7400系列与非门为例）,UCC,GND,1、输入输出高、低电平,（1）输出高电平UOH：,UOH 是电路处于截止时的输出电平，典型值是3.6V，最小值是2.4V,（2）输出低电平UOL：,UOL 是电路处于导通时的输出电平，典型值是0.3V，最大值是0.4V,（3）输入高电平UIH：,UIH 是与输入逻辑“1”对应的输入电平，典型值是3.6V，最小值是1.8V,开门电平,（4）输入低电平UIL：,UIL 是与输入逻辑“0”对应的输入电平，典型值是0.3V，最大值是0.8V,关门电平,2.4V,1.8V,0.4V,0.8V,（1）电压传输特性,2、电压传输特性及抗干扰
12、容限：,描述输入电位取不同值时输出电位相应的变化规律,传输特性曲线,前后级之间电流的联系,IOH,输出低电平电流,对于后级门来说有哪些电流？,输入低电平电流,IIL,输入高电平电流,IIH,对于前级门来说有哪些电流？,IOL,输出高电平电流,在数字系统中，门电路的输出端一般都要与其他逻辑电路的输入端相连，这就涉及负载能力的问题。,3、负载能力(难点、重点),1、输入低电平电流IIL,IIL：作为负载的门电路输入低电平时,灌入前级门电路输出端的电流,前级,后级,IIL,IIL=,（5-0.7）/2.8K=1.5mA,2、输出低电平电流IOL,前级,后级,IOL：输出低电平时流入输出端的电流,IO
13、L,N,IOL(max),=16mA,=N,IOL（max）/IIL,111,0,IOL,设有N个负载,IOL=,N IIL,设IOL（max）=16 mA,IIL=1.5mA,=N,IOL（max）/IIL,=16/1.5=10.7,扇出系数,3、输入高电平电流IIH,前级,后级,IIH：作为负载门电路在输入高电平时流入输入端的电流。,IIH,N,4、输出高电平电流IOH,IOH：输出高电平时流出输出端的电流,IOH,IOH(max),=0.4mA,=N,IOH（max）/IIH,&,&,&,101,1,IOH,设有N个负载,IOH=,N IIH,设 IOH（max）=0.4 mA,IIH=
14、20A,=N,IOH（max）/IIH,=0.4 mA/20 A=20,4、工作速度(平均传输延迟时间)与功耗,tpHL,tpLH,(1)平均传输时间,(2)空载导通功耗:,(3)截止功耗:,电位被嵌在2.1V,全反偏,1V,3.3.3 TTL集电极开路门和三态门1、集电极开路门OC门（Open Collector Gate）,0,1,造成不良后果：烧坏T5三极管,（1）线与逻辑,(2).集电极开路门（OC门）的电路结构,应用时输出端要接一上拉负载电阻RL,OC门的“线与”功能,F=F1F2F3,RL,F=F1F2F3?,F=F1F2F3?,所以：F=F1F2F3!,RL的计算方法:,IRL=
15、,mIIH+n IOH,UOH=,VCC-IRLRL,=VCC-(mIIH+n IOH)RL,RLmax=,IOL=,IRL+m IIL,UOL=,VCC-IRLRL,RLmin=,=VCC-(ILM-mIIL)RL,=VCC-(IOL-mIIL)RL,例1 已知输出管截止时的漏电流IOH=100A，ILM=20mA。G3、G4、G5均为TTL与非门，它们IIL=1.5mA，IIH=40A。给定VCC=5V，要求OC门输出的高电平UOH3.0V，低电平UOL0.4V。,解：,k,k,3、OC门的应用,1）实现线与,+5V,至少一个为“低电平”时,2）电平转换,OC门可以作为驱动显示器件和执行机
16、构。VCC和RL的值要根据OC门和LED的正常工作电流来选择。,二、三态TTL与非门（TSL）,E-控制端,高电平,低电平,高阻抗状态,D,E,1,EN,=,0,EN,=,功能表,&,A,B,F,EN,符号,EN,三态门广泛应用于信号传输中，可以实现一根导线分时轮流传送多路信号而不至于互相干扰。,用途：,E1、E2、E3分时接入高电平,传输门,传输门及其逻辑符号,2.3.4 TTL电路使用常识,1.TTL产品系列,1)74系列标准的TTL系列，PCC=10mW，tpd=9ns。,2)74L系列低功耗系列，PCC=1mW，tpd=33ns。,3)74H系列高速系列，PCC=22mW，tpd=6n
17、s。,4)74S系列肖特基系列，PCC=109mW，tpd=3ns。,5)74LS系列低功耗肖特基系列，PCC=2mW，tpd=9ns。,2、TTL门电路的开门电阻Ron和关门电阻Roff,Ui=IiRi,Ri,=Uoff,0.8V,Ri=0.8K,Roff,关门电阻Roff,R Roff，输入低电平。,开门电阻Ron,Ui=IiRi,Ri,=Uon,1.8V,Ri=1.8K,Ron,R Ron，输入高电平。,3.TTL门电路多余输入端的处理,1)与非门的不用输入端的处理,A,B,悬空,2)或非门的不用输入端的处理,A,B,4.TTL电路带灌流负载能力强于带拉流负载能力,TTL与非门IOL(m
18、ax)=16mA,IOH(max)=0.4mA,1、三极管的三种工作状态，及其特点。,2、三极管非门的负载类型有哪些？,最大灌电流、最大拉电流如何计算？,3、TTL电路、CMOS电路。,4、TTL7400系列的输入高低电平的范围、输出高低电平的范围。,5、高电平躁声容限、低电平躁声容限。,6、与非门的四个电流参数IIL、IIH、IOL、IOH。,7、OC（开路）门、三态门、传输门的特点及应用？,8、开门电阻、关门电阻？,第三章 总 结,1、OC门使用时应该注意什么事项？OC门有哪些应用？,3、三态门有哪几个状态？有哪些应用？,4、开门电阻、关门电阻的典型值分别为多少？,=1,2.5 MOS逻辑
19、门（Metal Oxide Semiconductor）,以 金属氧化物半导体场效应管为基本 元件的集成门电路,2.5.1 MOS晶体管,MOS管,PMOS管,NMOS管,增强型,耗尽型,增强型,耗尽型,2.5.1 MOS晶体管,P-Si,一、NMOS管结构：,1、N沟道增强型MOS管,当UGS=0时没有导电沟道，只有当UGS超过一定临界值（开启电压）后才形成导电沟道。,2、N沟道耗尽型MOS管,当UGS=0时就有导电沟道，当UGS超负到一定程度时（夹断电压）导电沟道消失。,2.MOS管逻辑符号及转移特性：,(a)N沟道增强型,S,D,G,B,iD,vGS,0,VP,(b)N沟道耗尽型,S,D
20、,G,B,vGS,0,VT,iD,N-Si,二、PMOS管结构：,S,1、P沟道增强型MOS管,当UGS=0时没有导电沟道，只有当UGS超过一定临界值（开启电压）后才形成导电沟道。,2、P沟道耗尽型MOS管,当UGS=0时就有导电沟道，当UGS超负到一定程度时（夹断电压）导电沟道消失。,G,D,S,G,D,S,接电路中的低电位,接电路中的高电位,NMOS逻辑门,1.NMOS反相器,高电平,始终导通,截止,低电平,导通,低电平,2.NMOS逻辑门,NMOS与非门,0 00 1 01 1,1,1,1,0,NMOS或非门,0 00 1 01 1,1,0,0,0,NMOS与或非门,F,A,T1,T2,
21、B,C,T3,T4,D,3.5.3 CMOS逻辑门,1、CMOS非门,CMOS管：,由一对PMOS管和NMOS管构成。,由于其性能优越，应用领域十分广阔,ui=0,u=“”,工作原理：,ui=,u=“”,工作原理：,2.CMOS与非门,CMOS与非门,0 00 1 01 1,1,1,1,0,3CMOS或非门,0 00 1 01 1,1,0,0,0,4.CMOS三态门,高电平,低电平,高阻抗,CMOS三态门电路及逻辑符号,1,1,0,高阻抗,CMOS三态门电路及逻辑符号,VDD,TP1,TN2,F,A,TP2,TN1,EN,0,0,1,5CMOS传输门,CMOS传输门及其逻辑符号,3.5.4 C
22、MOS电路使用注意事项,2.在组装调试电路时，烙铁、测量仪表、工作台面等应良好接地。操作人员的服装、手套等应选用无静电的材料制作。在通电状态下不能拆装器件或印制板，器件插入或拔出插座之前，应关闭电源。3.输入电路的静电防护。,1未用输入端的处理。,不允许悬空，闲置端一定按要求接高电平或低电平,3.6 编程逻辑器件（PLD）简介,可编程逻辑器件PLD(Programmable Logic Device是80年代发展起来的有划时代意义的新型逻辑器件,它是一种由用户编程以完成某种逻辑功能的器件。不同种类的PLD大多具有与、或两级结构，且具有现场可编程或在系统可编程的特点。,1.简化设计,2.高性能,
23、3.可靠性高,4.成本降低,3.6.1 PLD概述,1.PLD基本概念（P95）,就是在设计与实现一个数字逻辑系统时，不是采用将数十片甚至几百片中小规模集成电路芯片焊接在电路板上的方法，而是借助PC机，采用强有力的开发软件，靠编程技术，在可编程逻辑器件上实现所设计的数字逻辑系统。,2.PLD电路的表示法,（1）PLD连线方式,(2)PLD输入与输出电路,1）输入缓冲器,A,A,2）三态缓冲输出器,O,I,当EN=1：O=A,当EN=0：B=I,AB,F=AB,A B C,2）PLD或门表示法,F,AC,A B C,F,F=A+C,C,(3)PLD逻辑门表示法,1）PLD与门表示法,A,B,0,
24、0,=0,F1,=1,F2,3.6.2 PLD的编程工艺（一般了解）,P,2.UVCMOS编程工艺,3.E2CMOS编程工艺,现场可编程，编程在编程器进行。,ISP在系统编程器件，直接在系统线路板上进行。,3.6.3 PLD的基本结构,1.PLD的基本结构框图,输入电路,与阵列,或阵列,输出电路,输入,输出,输入项,乘积项,或 项,3.按可编程部位分类的几种PLD电路,(1)可编程只读存储器(PROM)电路,实现函数:应对或阵列进行编程，如图所示。,(2)可编程逻辑阵列PLA(Programmable Logic Array)电路,PLA的阵列结构,例如，实现函数：,。化简后为，其编程后的逻辑
25、图如图所示。,(3)可编程阵列逻辑PAL(Programmable Array Logic)电路,同样用PAL电路实现，化简后得：,编程后的逻辑图如图所示。,3.6.4 PLD的开发过程,例如，用,PLD,实现,ispLSI 1016,pLSI 1016,Top view,I/O,3,I/O,4,I/O,5,I/O,6,I/O,8,I/O,7,GND,I/O,9,I/O,10,I/O,11,I/O,18,I/O,17,I/O,16,IN2/MODE*,Y2/SCLK,VCC,Y1/RESET,I/O,15,I/O,14,I/O,13,I/O,12,I/O,I/O,I/O,I/O,Y1,VCC,
26、*SDI/IN0,I/O0,I/O1,I/O2,*SDO/IN,采用当前较流行的开发软件ISP SYNARIO SYSTEM 或ISP EXPERT,采用的语言是ABEL语言,ABEL,语言源文件：,MODULE,GATS,“MODULE,是关键字，,GATS,为模块名,A,B PIN 4,5;,“定义输入引脚，,PIN,是关键字，,A,，,B,为变量名，,4,，,5,为引脚号,P,Q,PIN,6,7;,“定义输出引脚,R,S PIN,8,9;,EQUATIONS,“是关键字，表示逻辑描述段,P=A,“实现,P=AB,，其中,&,表示逻辑与,Q=A#B;,“实现,Q=A+B,，其中,#,表示逻辑或,R=!(A,“实现,B,A,R,=,，其中,！,表示逻辑非,S=A,“实现,AB,S,=,；,TEST_VECTORS(A,B,-,P,Q,R,S),“测试向量关键字,0,0,-,.X.,.,X,.,.,X,.,.,X,.,;,.X.,为任意项,0,1,-,.,X,.,.,X,.,.,X,.,.,X,.,;,1,0,-,.,X,.,.,X,.,.,X,.,.,X,.,;,1,1,-,.,X,.,.,X,.,.,X,.,.,X,.,;,END GATS,“关键字，表示,MODULE GATS,结束,本 章 结 束,
