基于Cadence的电路版图绘制及验证.ppt

上传人:牧羊曲112 文档编号:5951688 上传时间:2023-09-07 格式:PPT 页数:28 大小:1.25MB
返回 下载 相关 举报
基于Cadence的电路版图绘制及验证.ppt_第1页
第1页 / 共28页
基于Cadence的电路版图绘制及验证.ppt_第2页
第2页 / 共28页
基于Cadence的电路版图绘制及验证.ppt_第3页
第3页 / 共28页
基于Cadence的电路版图绘制及验证.ppt_第4页
第4页 / 共28页
基于Cadence的电路版图绘制及验证.ppt_第5页
第5页 / 共28页
点击查看更多>>
资源描述

《基于Cadence的电路版图绘制及验证.ppt》由会员分享,可在线阅读,更多相关《基于Cadence的电路版图绘制及验证.ppt(28页珍藏版)》请在三一办公上搜索。

1、Exp#3 基于Cadence的电路版图绘制及验证,中国科学技术大学软件学院,中国科学技术大学软件学院,Contents,中国科学技术大学软件学院,芯片设计流程,电路设计,前端仿真,版图设计,后端仿真,其它,中国科学技术大学软件学院,版图设计,完成集成电路加工所需的各个掩模版上的图形,中国科学技术大学软件学院,设计规则:设计者和工艺工程师之间的接口,中国科学技术大学软件学院,基于Cadence的版图设计,工具:Virtuoso Layout Editor设计规则检查 DRC版图原理图一致性检查LVS 从版图中提取电路网表,然后将这个网表同电路原理图进行比较版图寄生参数提取LPE 提取出包含寄生

2、参数的spice网表,用于带有寄生参数的后仿真,中国科学技术大学软件学院,CSMC双硅三铝混合信号工艺,TB:tub,n阱,作为pmos器件衬底TO:Thin Oxide,有源区,作为mos的源漏区GT:gate,多晶硅1,作为mos栅极SP:P注入区SN:N注入区W1:接触孔,金属1到多晶硅和有源区的接触孔A1:铝1,第一层金属W2:通孔1,金属1和金属2的接触孔A2:铝2,第二层金属W3:通孔2,金属2和金属3的接触孔CP:bond pad,pad开孔IM:第二层多晶硅电阻阻挡层PC:poly Cap,用作多晶硅电容上极板和多晶硅电阻的第二层多晶硅PT:p tub,p阱,作为nmos器件衬

3、底,中国科学技术大学软件学院,CSMC05MS工艺库文件,中国科学技术大学软件学院,CMOS反相器版图设计与验证,中国科学技术大学软件学院,中国科学技术大学软件学院,版图绘制,中国科学技术大学软件学院,设计规则验证DRC,中国科学技术大学软件学院,指定输入输出文件,中国科学技术大学软件学院,查看DRC结果并调整Layout,中国科学技术大学软件学院,一致性验证LVS,DRC,Project下创建DRC、LVS、PEX用于版图设计不同环节,文件归类存储,中国科学技术大学软件学院,一致性比对文件指定,中国科学技术大学软件学院,等待并查看LVS验证结果,Net描述,中国科学技术大学软件学院,参数提取

4、PEX,中国科学技术大学软件学院,指定输出文件格式,中国科学技术大学软件学院,Map与输出布局设定,中国科学技术大学软件学院,指定提取参数与原理图中模型映射关系,中国科学技术大学软件学院,生成后仿电路config图,源文件,目标文件,中国科学技术大学软件学院,(1)指定新文件类型,中国科学技术大学软件学院,(2)获取源文件,中国科学技术大学软件学院,(3)生成config图,中国科学技术大学软件学院,运行后端仿真,中国科学技术大学软件学院,实验报告,完成CMOS版图设计,DRC检查无误完成LVS检查,获得正确结果完成PEX,生成寄生参数图完成后仿电路中CMOS反相器的DC、Trans仿真,记录结果,并与实验一比对,提交至教辅系统,截止时间 4月15日 24:00,Thank You!,

展开阅读全文
相关资源
猜你喜欢
相关搜索
资源标签

当前位置:首页 > 生活休闲 > 在线阅读


备案号:宁ICP备20000045号-2

经营许可证:宁B2-20210002

宁公网安备 64010402000987号