计算机组成原理课后答案(第二版)唐朔飞第三章.ppt

上传人:牧羊曲112 文档编号:6059696 上传时间:2023-09-19 格式:PPT 页数:21 大小:304.50KB
返回 下载 相关 举报
计算机组成原理课后答案(第二版)唐朔飞第三章.ppt_第1页
第1页 / 共21页
计算机组成原理课后答案(第二版)唐朔飞第三章.ppt_第2页
第2页 / 共21页
计算机组成原理课后答案(第二版)唐朔飞第三章.ppt_第3页
第3页 / 共21页
计算机组成原理课后答案(第二版)唐朔飞第三章.ppt_第4页
第4页 / 共21页
计算机组成原理课后答案(第二版)唐朔飞第三章.ppt_第5页
第5页 / 共21页
点击查看更多>>
资源描述

《计算机组成原理课后答案(第二版)唐朔飞第三章.ppt》由会员分享,可在线阅读,更多相关《计算机组成原理课后答案(第二版)唐朔飞第三章.ppt(21页珍藏版)》请在三一办公上搜索。

1、系 统 总 线,第 三 章,1.什么是总线?总线传输有何特点?为了减轻总线的负载,总线上的部件都应具备什么特点?解:总线是多个部件共享的传输部件;总线传输的特点是:某一时刻只能有一路信息在总线上传输,即分时使用;为了减轻总线负载,总线上的部件应通过三态驱动缓冲电路与总线连通。,4.为什么要设置总线判优控制?常见的集中式总线控制有几种?各有何特点?哪种方式响应时间最快?哪种方式对电路故障最敏感?解:总线判优控制解决多个部件同时申请总线时的使用权分配问题;常见的集中式总线控制有三种:链式查询、计数器查询、独立请求;特点:链式查询方式连线简单,易于扩充,对电路故障最敏感;计数器查询方式优先级设置较灵

2、活,对故障不敏感,连线及控制过程较复杂;独立请求方式判优速度最快,但硬件器件用量大,连线多,成本较高。,5.解释概念:总线宽度、总线带宽、总线复用、总线的主设备(或主模块)、总线的从设备(或从模块)、总线的传输周期、总线的通信控制。解:总线宽度指数据总线的位(根)数,用bit(位)作单位。总线带宽指总线在单位时间内可以传输的数据总量,相当于总线的数据传输率,等于总线工作频率与总线宽度(字节数)的乘积。总线复用指两种不同性质且不同时出现的信号分时使用同一组总线,称为总线的“多路分时复用”。,总线的主设备(主模块)指一次总线传输期间,拥有总线控制权的设备(模块);总线的从设备(从模块)指一次总线传

3、输期间,配合主设备完成传输的设备(模块),它只能被动接受主设备发来的命令;总线的传输周期总线完成一次完整而可靠的传输所需时间;总线的通信控制指总线传送过程中双方的时间配合方式。,6.试比较同步通信和异步通信。解:同步通信由统一时钟控制的通信,控制方式简单,灵活性差,当系统中各部件工作速度差异较大时,总线工作效率明显下降。适合于速度差别不大的场合;异步通信不由统一时钟控制的通信,部件间采用应答方式进行联系,控制方式较同步复杂,灵活性高,当系统中各部件工作速度差异较大时,有利于提高总线工作效率。,8.为什么说半同步通信同时保留了同步通信和异步通信的特点?解:半同步通信既能像同步通信那样由统一时钟控

4、制,又能像异步通信那样允许传输时间不一致,因此工作效率介于两者之间。,10.什么是总线标准?为什么要设置总线标准?目前流行的总线标准有哪些?什么是即插即用?哪些总线有这一特点?解:总线标准可理解为系统与模块、模块与模块之间的互连的标准界面。总线标准的设置主要解决不同厂家各类模块化产品的兼容问题;目前流行的总线标准有:ISA、EISA、PCI等;即插即用指任何扩展卡插入系统便可工作。EISA、PCI等具有此功能。,11.画一个具有双向传输功能的总线逻辑图。解:此题实际上是要求设计一个双向总线收发器,设计要素为三态、方向、使能等控制功能的实现,可参考74LS245等总线缓冲器芯片内部电路。逻辑图如

5、下:(n位),使能控制,方向控制,错误的设计:,这个方案的错误是:不合题意。按题意要求应画出逻辑线路图而不是逻辑框图。,12.设数据总线上接有A、B、C、D四个寄存器,要求选用合适的74系列芯片,完成下列逻辑设计:(1)设计一个电路,在同一时间实现DA、DB和DC寄存器间的传送;(2)设计一个电路,实现下列操作:T0时刻完成D总线;T1时刻完成总线A;T2时刻完成A总线;T3时刻完成总线B。,令:BUSA=BUSB=BUSC=CP;DBUS=-OE;当CP前沿到来时,将DA、B、C。,解:(1)采用三态输出的D型寄存器74LS374做A、B、C、D四个寄存器,其输出可直接挂总线。A、B、C三个

6、寄存器的输入采用同一脉冲打入。注意-OE为电平控制,与打入脉冲间的时间配合关系为:,-OE:CP:,现以8位总线为例,设计此电路,如下图示:,数据总线,D7D0,BUSA,(2)寄存器设置同(1),由于本题中发送、接收不在同一节拍,因此总线需设锁存器缓冲,锁存器采用74LS373(电平使能输入)。节拍、脉冲配合关系如下:,时钟:CLK:节拍电平:Ti:打入脉冲:Pi:,图中,脉冲包在电平中,为了留有较多的传送时间,脉冲设置在靠近电平后沿处。,节拍、脉冲分配逻辑如下:,二位格雷码同步计数器,1,&,&,&,&,1,1,1,CLK,P0P1P2P3,T0T1T2T3,-T0,-T1,-T2,-T3

7、,节拍、脉冲时序图如下:,CLK:T0:T1:T2:T3:P0:P1:P2:P3:,以8位总线为例,电路设计如下:(图中,A、B、C、D四个寄存器与数据总线的连接方法同上。),=1,1Q 8QOE 1D 8D,374 A,1Q 8QOE 1D 8D,374 B,BUSB,DBUS,CBUS,BBUS,ABUS,BUSA,1Q 8QOE 1D 8D,374 D,BUSD,1Q 8Q OE G 1D 8D,373,1Q 8QOE 1D 8D,BUSC,374 C,=1,T1 T3 T0 T2,数据总线(D7D0),令:ABUS=-T2 DBUS=-T0 BUSA=P1 BUSB=P3,返回目录,1

8、4.设总线的时钟频率为8MHz,一个总线周期等于一个时钟周期。如果一个总线周期中并行传送16位数据,试问总线的带宽是多少?解:总线宽度=16位/8=2B 总线带宽=8MHz2B=16MB/s,15.在一个32位的总线系统中,总线的时钟频率为66MHz,假设总线最短传输周期为4个时钟周期,试计算总线的最大数据传输率。若想提高数据传输率,可采取什么措施?解法1:总线宽度=32位/8=4B 时钟周期=1/66MHz=0.015s 总线最短传输周期=0.015s4=0.06s 总线最大数据传输率=4B/0.06s=66.67MB/s,解法2:总线工作频率=66MHz/4=16.5MHz 总线最大数据传输率=16.5MHz4B=66MB/s 若想提高总线的数据传输率,可提高总线的时钟频率,或减少总线周期中的时钟个数,或增加总线宽度。,16.在异步串行传送系统中,字符格式为:1个起始位、8个数据位、1个校验位、2个终止位。若要求每秒传送120个字符,试求传送的波特率和比特率。解:一帧=1+8+1+2=12位 波特率=120帧/秒12位=1440波特 比特率=1440波特(8/12)=960bps或:比特率=120帧/秒8=960bps,

展开阅读全文
相关资源
猜你喜欢
相关搜索
资源标签

当前位置:首页 > 生活休闲 > 在线阅读


备案号:宁ICP备20000045号-2

经营许可证:宁B2-20210002

宁公网安备 64010402000987号