《第5章触发器数字逻辑.ppt》由会员分享，可在线阅读，更多相关《第5章触发器数字逻辑.ppt（50页珍藏版）》请在三一办公上搜索。
1、教师：李军 Email：dpi_L,第五章 触发器,触发器概念及分类触发器的工作原理电位触发器边沿触发方式的触发器主-从触发器触发器的时钟偏移,教师：李军 Email：dpi_L,1 触发器概念及分类,触发器：能存储1位二进制数的记忆元件。触发器具有两种稳定状态，分别用来存储1或0。为什么叫触发器？在外部信号控制下“一触即发”！源于英文：trigger（起动器）和 Flip-Flop（啪嗒啪嗒的响声或动作）触发器的英文缩写：FF来自Flip-Flop触发器分类？按时钟(Clock Pulse)控制方式分类电位触发方式FF(Level Trigger)边沿触发方式FF(Edge-Trigger)
2、主-从触发方式FF(Master-Slave 或 Pulse-Trigger),第五章,1,2,3,触发器概念及分类,触发器的工作原理,电位触发器,教师：李军 Email：dpi_L,1 触发器概念及分类,按功能来分类：R-S触发器(Reset-Set)D触发器(Delay)J-K触发器T触发器(Toggle),第五章,1,2,3,触发器概念及分类,触发器的工作原理,电位触发器,教师：李军 Email：dpi_L,2 触发器的工作原理,与非门(或非门、与或非等)构成的“直接置位-复位型R-S触发器”或称“基本R-S触发器”，由两个输入、输出交叉连接的与非门组成，如下图所示，图中RD和SD是直接
3、置0和置1端，和Q是两个互反的输出端。,第五章,1,2,3,触发器概念及分类,触发器的工作原理,电位触发器,教师：李军 Email：dpi_L,2 触发器的工作原理,触发器状态的定义,触发器有两个稳定的状态，可以存储1位二进制数，因此叫“双稳态”(Bi-stable)触发器。既然有“双稳态”，当然还有“单稳态”(Mono-stable)。,第五章,1,2,3,触发器概念及分类,触发器的工作原理,电位触发器,教师：李军 Email：dpi_L,2 触发器的工作原理,触发器的功能描述：一般可用功能表、特征方程、状态图及激励表来描述。下面我们分别介绍如何用这四种方式来描述基本触发器。功能表:反映了输
4、入和次态的关系。,第五章,1,2,3,触发器概念及分类,触发器的工作原理,电位触发器,简化功能表,教师：李军 Email：dpi_L,2 触发器的工作原理,特征方程：反映触发器特征的逻辑函数表达式。由触发器的功能表得该触发器的特征表达式：约束方程为：化简：,第五章,1,2,3,触发器概念及分类,触发器的工作原理,电位触发器,教师：李军 Email：dpi_L,2 触发器的工作原理,状态图：反映了触发器状态之间的转换关系。由触发器的功能表可画出基本触发器的状态图如下,图中圆圈表示触发器的状态；箭头线表示触发器的状态改变途径；箭头线的旁注为导致状态改变的输入条件。,第五章,1,2,3,触发器概念及
5、分类,触发器的工作原理,电位触发器,教师：李军 Email：dpi_L,2 触发器的工作原理,激励表：反映了触发器从现态变为次态所需加的输入。由状态图可列出基本触发器的激励表，如下表第一行说明，要使触发器由现态0变为次态0，需使SD=1，而RD可为任意值。,第五章,1,2,3,触发器概念及分类,触发器的工作原理,电位触发器,教师：李军 Email：dpi_L,2 触发器的工作原理,基本R-S触发器的特点交叉耦合使得触发器可以保持状态。有两个稳定的互补输出Q,Q。其中Q的状态代表触发器的状态。当输入数据来到时，触发器接收数据；当输入数据撤除时，触发器保持状态（记忆功能）。基本R-S触发器的不足由
6、于当R-S端同时为“00”时，触发器状态为“11”，Q和Q状态不是互补的；而且当R-S同时从“00”变化到“11”时，触发器的下一个状态不能确定，因此这样的触发器不能直接使用。R-S触发器的两个输入端输入数据是不受控制的，任何输入的改变都会影响触发器的状态。,第五章,1,2,3,触发器概念及分类,触发器的工作原理,电位触发器,教师：李军 Email：dpi_L,3 电位触发器,电位触发器定义：对触发器增加时钟信号CP（Clock Pulse），当CP为约定状态时，触发器接收数据，此时，输入数据的任何变化都会在输出端得到反映；当CP为非约定状态时，触发器状态保持不变。电位型R-S触发器,逻辑电路
7、图,逻辑符号,第五章,2,3,4,触发器的工作原理,电位触发器,边沿触发方式的触发器,教师：李军 Email：dpi_L,3 电位触发器,图中R，S为代码输入端，CP为控制输入用的同步时钟脉冲，当CP=1时，R、S端的输入才能进入RS触发器，因此RS触发器属于电位触发。下表为电位型RS触发器的功能表。,第五章,2,3,4,触发器的工作原理,电位触发器,边沿触发方式的触发器,教师：李军 Email：dpi_L,表中第一行表明，若CP=0（无CP脉冲出现），则不管输入R、S为何值，触发器将保持原来状态。RS触发器的特征方程如下：即有：RS触发器的状态图和激励表如下:,3 电位触发器,第五章,2,3
8、,4,触发器的工作原理,电位触发器,边沿触发方式的触发器,教师：李军 Email：dpi_L,3 电位触发器,第五章,2,3,4,触发器的工作原理,电位触发器,边沿触发方式的触发器,教师：李军 Email：dpi_L,3 电位触发器,电位型R-S触发器与基本RS触发器比较电位型RS触发器增加了时钟控制端CP。S=1,触发器置位;R=1,触发器复位，R-S的意义更直观。CP=0时，保持触发器稳定,状态不被破坏。但是，在CP=1且RS=“11”时,同样存在不定状态。如何为R-S触发器消除不定状态？R-S电位型触发器的输入由R，S双端输入改为单端输入，就不会出现不定状态。,第五章,2,3,4,触发器
9、的工作原理,电位触发器,边沿触发方式的触发器,教师：李军 Email：dpi_L,3 电位触发器,电位型D触发器的特点电位触发：在控制电位CP的控制下接收数据。CP0，不接收外部输入。由于交叉耦合的作用，保持原有状态。CP1,D以互补的形式进入,排除了RS00或11的情况，也就排除了=的情况，不会出现不定状态。由于电位型D触发器的功能就是保存1位二进制数据，因此也叫锁存器。,电位型D触发器,电位型R-S触发器,第五章,2,3,4,触发器的工作原理,电位触发器,边沿触发方式的触发器,教师：李军 Email：dpi_L,3 电位触发器,D触发器的逻辑符号如下图。图中D为代码输入端。它的特征函数表如
10、下表所示。它的特征表达式为：Qn+1=D。,第五章,2,3,4,触发器的工作原理,电位触发器,边沿触发方式的触发器,教师：李军 Email：dpi_L,它的状态图及激励表如下所示。,3 电位触发器,第五章,2,3,4,触发器的工作原理,电位触发器,边沿触发方式的触发器,教师：李军 Email：dpi_L,3 电位触发器,不同形式的电位触发器与或非门组成的电位型D触发器,CP=1,以互补形式进入,第五章,2,3,4,触发器的工作原理,电位触发器,边沿触发方式的触发器,教师：李军 Email：dpi_L,3 电位触发器,与非门组成的电位型D触发器,CP=0,D封锁，交叉耦合存在，保持状态,CP=1
11、,Q=D,接收数据,这也是电位型触发器,第五章,2,3,4,触发器的工作原理,电位触发器,边沿触发方式的触发器,教师：李军 Email：dpi_L,3 电位触发器,电位型D触发器(锁存器)的应用暂存器(Latches for temporary data storage)数据的临时缓存。,第五章,2,3,4,触发器的工作原理,电位触发器,边沿触发方式的触发器,教师：李军 Email：dpi_L,4 边沿触发方式的触发器,问题的提出：电位型D触发器比直接置位、复位型触发器好用了，去除了不定状态。但在CP1的时间内，仍然会变化多次。理想的情况：希望触发器在一个时钟周期内仅变化一次，即接收时钟脉冲C
12、P跳变到来时刻的输入。具有这种特点的触发器称为边沿触发的触发器。边沿触发器：具备以下两个条件的触发器触发器只有在时钟输入CP的某一约定跳变（正跳变或负跳变）到来时，才能接受输入数据。在CP=0或1以及CP的非约定跳变来到前，触发器不接受输入数据。,第五章,3,4,5,电位触发器,边沿触发方式的触发器,主-从触发器,教师：李军 Email：dpi_L,4 边沿触发方式的触发器,边沿触发的示例,特点:1.CP正跳变时，才接受输入数据。2.CP1及CP0期间，输入数据 变化不会影响触发器状态。,第五章,3,4,5,电位触发器,边沿触发方式的触发器,主-从触发器,教师：李军 Email：dpi_L,4
13、 边沿触发方式的触发器,边沿触发器与电位触发器的波形图对比,CPDQ(电位D)Q(正沿D),注意：触发方式不一样，功能完全不一样！输出完全不一样！,第五章,3,4,5,电位触发器,边沿触发方式的触发器,主-从触发器,教师：李军 Email：dpi_L,4.1 正边沿D触发器,正沿D触发器内部结构,第五章,3,4,5,电位触发器,边沿触发方式的触发器,主-从触发器,为什么D触发器只接收CP前沿的变化？而在CP1期间，即使D变化，也不会影响输出？,如右图：正沿D触发器由门2门4,门1门3,门5门6组成3个基本触发器。门5门6是主触发器。6个门，可以看成三层结构。,教师：李军 Email：dpi_L
14、,4.1 正边沿D触发器,写入“0”的分析，即D=0，CP。当CP=0时：3门和4门被CP封锁，输出为1，触发器的状态保持不变。当CP=1时：1门输出为1，使得3门输出为0，同时2门输出0，4门输出为1，触发器置0。由于3门的输出0反馈到1门的输入从而封锁了1门，因此，即使D发生了改变，这种改变也无法到达1门的输出，从而保证了触发器状态的稳定。,第五章,3,4,5,电位触发器,边沿触发方式的触发器,主-从触发器,教师：李军 Email：dpi_L,4.1 正边沿D触发器,写入“1”的分析，即D=1，CP。当CP=0时：3门和4门被CP封锁，输出为1，触发器的状态保持不变。当CP=1时：1门输出
15、为0，使得3门输出为1，同时2门输出1，4门输出为0，触发器置1。由于4门的输出0反馈到3门和2门的输入从而封锁了3门和2门，因而保证了触发器状态的稳定。,第五章,3,4,5,电位触发器,边沿触发方式的触发器,主-从触发器,教师：李军 Email：dpi_L,可直接置0，置1，称异步置位、复位。CP0期间,=0或=0都可以作用到基本触发器I,直接改变Q输出。它们撤销后也能维持状态。CP=1期间,=0,使Q=0;同时要改变触发器1,2 使门3输出0，门4输出1。即使=0撤除，Q=0也可以保持不变。也是同样考虑,要接入门2.,4.1 正边沿D触发器,D触发器的异步置0,置1功能,第五章,3,4,5
16、,电位触发器,边沿触发方式的触发器,主-从触发器,教师：李军 Email：dpi_L,4.1 正边沿D触发器,正边沿D触发器和锁存器的比较例:4位锁存器和正边沿D触发器同时接收加法器的结果，但是两种触发器的输出不同。,第五章,3,4,5,电位触发器,边沿触发方式的触发器,主-从触发器,教师：李军 Email：dpi_L,4.1 正边沿D触发器,AiBiCPFi Qi(锁存器)Qi(D-FF),锁存器是即时可得,D触发器要延迟一拍才接收到结果。因此D触发器指的是Delay(延迟)。,第五章,3,4,5,电位触发器,边沿触发方式的触发器,主-从触发器,教师：李军 Email：dpi_L,4.1 正
17、边沿D触发器,对于锁存器：CP=1来到时，D可以不确定；但CP=1快结束时，D必须确定对于D触发器：时钟CP正跳变到来的时候，D必须确定。,D可不确定 D可以变化,D不能变化,CPDQ,第五章,3,4,5,电位触发器,边沿触发方式的触发器,主-从触发器,教师：李军 Email：dpi_L,4.1 正边沿D触发器,D触发器可以用作计数器、寄存器等；锁存器只能当作寄存器。,锁存器计数存在空翻现象，计数脉冲如果宽了，会计数多次,D触发器计数无空翻问题，一个计数脉冲只反转一次。,第五章,3,4,5,电位触发器,边沿触发方式的触发器,主-从触发器,教师：李军 Email：dpi_L,4.1 正边沿D触发
18、器,D触发器应用：移位寄存器,用D触发器作移位寄存器，CP没有到来之前数据已经等在D端门口，保证每来一个时钟脉冲移位一次。,用锁存器作移位寄存器只要CP=1就会移位，可能会有一个CP移位多次的情况。,第五章,3,4,5,电位触发器,边沿触发方式的触发器,主-从触发器,教师：李军 Email：dpi_L,5 主-从触发器,主-从触发器定义：由两级独立的电位触发器(主触发器和从触发器)串联构成的触发器。主-从触发器特点：在时钟脉冲CP=1期间，主触发器接收数据，从触发器封锁，然后在负跳变来到时，主触发器封锁，从触发器接受CP负跳变时主触发器的数据。为什么需要主从触发器：基本R-S触发器-电位触发器
19、-边沿触发的D触发器,主-从触发器用于设计计数器时,附加电路少,简单!常用主从触发器：两种主-从触发器:R-S主从触发器J-K主从触发器,第五章,4,5,6,边沿触发方式的触发器,主-从触发器,触发器的时钟偏移,教师：李军 Email：dpi_L,主从R-S触发器的结构,5.1 主从R-S触发器,由两个R-S电位触发器组成。CP正脉冲期间主触发器接受R-S的输入,从触发器关闭;CP负脉冲期间主触发器状态打入从触发器.利用CP脉冲的两个相位隔离了主从触发器的状态，从而保证稳定的接收和输出。,第五章,4,5,6,边沿触发方式的触发器,主-从触发器,触发器的时钟偏移,教师：李军 Email：dpi_
20、L,5.1 主从R-S触发器,单端输入，可消除不允许状态。,第五章,4,5,6,边沿触发方式的触发器,主-从触发器,触发器的时钟偏移,教师：李军 Email：dpi_L,主从J-K触发器的结构,5.2 主从J-K触发器,第五章,4,5,6,边沿触发方式的触发器,主-从触发器,触发器的时钟偏移,教师：李军 Email：dpi_L,5.2 主从J-K触发器,JK触发器的逻辑符号如下图。图中J和K为输入端，CP 为时钟脉冲输入端。,逻辑符号,它的特征表达式为：,第五章,4,5,6,边沿触发方式的触发器,主-从触发器,触发器的时钟偏移,教师：李军 Email：dpi_L,5.2 主从J-K触发器,分析
21、置1 及计数功能:,JK=10,Q=0,在CP期间,门4=1;CP期间,门8=1;置1。JK=10,Q=1,在CP期间,门1门2封锁,保持1。JK=11,Q=0,门1封锁,门2打开,将触发器置1;Q=1,门2封锁,门1打开,将触发器置0.将原始状态求反,实现计数功能:Qn+1=Q。,第五章,4,5,6,边沿触发方式的触发器,主-从触发器,触发器的时钟偏移,教师：李军 Email：dpi_L,5.2 主从J-K触发器,J-K触发器时序图,Q的变化发生在CP脉冲的后沿!(画时序图时都不考虑延迟),第五章,4,5,6,边沿触发方式的触发器,主-从触发器,触发器的时钟偏移,教师：李军 Email：dp
22、i_L,5.2 主从J-K触发器,主从J-K触发器的动作特点两步动作:CP=1,主触发器接收输入,从触发器状态不变;CP下降沿到来时,从触发器接收主触发器状态.Q的变化发生在CP下降沿.因此触发器功能表是按照CP下降沿时J-K的取值来确定的。由于主触发器是一个电位触发器,所以在CP=1期间的输入变化都会影响主触发器状态。因此在CP=1期间，J、K不允许变化。JK触发器抗干扰能力差，使用窄脉宽的CP信号,可以保证J-K触发器正常工作.,第五章,4,5,6,边沿触发方式的触发器,主-从触发器,触发器的时钟偏移,教师：李军 Email：dpi_L,5.2 主从J-K触发器,J-K触发器的波形分析CP
23、1期间，JK不变化；不会影响触发器状态。,初始状态Q0,初始状态Q1,(波形分析的目的和出发点:是否符合触发器的功能表),第五章,4,5,6,边沿触发方式的触发器,主-从触发器,触发器的时钟偏移,教师：李军 Email：dpi_L,5.2 主从J-K触发器,CP1，JK变化一次；可能会影响触发器状态。,初始状态Q0,初始状态Q1,CP下降沿时,JK=01,Q从应置0.但 当J0后,Q主=1，导致Q从=1。,(CP上升沿时,JK=10,Q从应置1，当J=0后,Q主=0，导致Q从=0。,第五章,4,5,6,边沿触发方式的触发器,主-从触发器,触发器的时钟偏移,状态与下降沿时刻输入不符,状态与上升沿
24、时刻输入不符,教师：李军 Email：dpi_L,5.2 主从J-K触发器,CP1期间，JK变化 2 次；触发器状态不满足功能表描述。,CP,J,K,Q主,Q从,(JQ=1,KQ=0,Q主=1),(JQ=0,KQ=0,Q主不会再变化),结论：CP1期间,JK不能变化!,JK=01,按功能表应Q=0,但是由于CP=1期间的JK变化,使Q=1.,第五章,4,5,6,边沿触发方式的触发器,主-从触发器,触发器的时钟偏移,教师：李军 Email：dpi_L,5.2 主从J-K触发器,J-K触发器增加直接置位-复位,_Q,第五章,4,5,6,边沿触发方式的触发器,主-从触发器,触发器的时钟偏移,教师：李
25、军 Email：dpi_L,5.2 主从J-K触发器,J-K触发器应用：计数器,计数规律：Q0位计数！Q0位为1时,Q1位计数！Q1 Q0位为11时,Q2位计数！,3位二进制计数器,第五章,4,5,6,边沿触发方式的触发器,主-从触发器,触发器的时钟偏移,教师：李军 Email：dpi_L,5.2 主从J-K触发器,T触发器：没有外部输入数据，只有CP和控制端C，用作计数器。用D和JK都可以组成T触发器。,功能表,逻辑符号,第五章,4,5,6,边沿触发方式的触发器,主-从触发器,触发器的时钟偏移,教师：李军 Email：dpi_L,5.2 主从J-K触发器,触发器的功能互换D T,(J-K)T
26、(J-K)D，D(J-K)。例如：用如下表达式,第五章,4,5,6,边沿触发方式的触发器,主-从触发器,触发器的时钟偏移,教师：李军 Email：dpi_L,6 触发器的时钟偏移,同一个时钟脉冲，经过不同的传输路径会产生延迟，使得作用到触发器的时钟有偏移。造成电路系统的错误。例如，移位寄存器中时钟CP2相对CP1的偏移大于寄存器延时，移位错。,第五章,4,5,6,边沿触发方式的触发器,主-从触发器,触发器的时钟偏移,教师：李军 Email：dpi_L,6 触发器的时钟偏移,如何避免时钟偏移造成的影响尽量使用同一个时钟脉冲源产生多个时钟脉冲的驱动门的开关参数要尽量一致布线要合理，时钟脉冲源走线尽量短,第五章,4,5,6,边沿触发方式的触发器,主-从触发器,触发器的时钟偏移,
