《微电子器件及工艺课程设计.ppt》由会员分享，可在线阅读，更多相关《微电子器件及工艺课程设计.ppt（11页珍藏版）》请在三一办公上搜索。
1、晶体管的结构,双极晶体管结构及版图示意图,自对准双多晶硅双极型结构,课程设计要求,制造目标：发射区、基区、收集区的掺杂浓度；发射结及收集结的结深；基区宽度；收集结及发射结的面积总体制造方案：清洗氧化光刻（光刻基区）硼预扩散硼再扩散（基区扩散）去氧化膜 氧化工艺光刻（光刻发射区）磷预扩散磷再扩散（发射区扩散）去氧化膜 沉积保护层光刻（光刻接触孔）金属化光刻（光刻接触电极）参数检测工艺参数设计：设计的基本原理，基本公式，工艺过程；发射区和基区的扩散温度、扩散时间及相应的氧化层厚度，氧化温度及时间。晶体管的结构图及版图：版图标准尺寸为4inchX4inch，版图上有功能区及定位孔，包括基区版图、发射
2、区版图，接触孔版图（发射极及基极）及3张版图重合的投影图。,设计报告,目录设计任务及目标概述发展现状工艺流程设计基本原理及工艺参数设计设计参数总结版图心得体会参考书 报告书约2030页，A4纸,参考书,微电子制造科学原理与工程技术，电子工业出版社，Stephen A Campbell著半导体制造技术，电子工业出版社，Michael Quirk，Julian Serda著微电子技术工程，电子工业出版社，刘玉岭等著晶体管原理与工艺，科学出版社，上海无线电七厂编晶体管原理与设计，科学出版社，北京大学电子仪器厂半导体专业编大功率晶体管的设计与制造，科学出版社，赵保经编晶体管原理与实践，上海科学技术出版
3、社,基本要求,所有的参数设计都必须有根据，或为计算所得，或为查图表所得，须列出资料来源，不得杜撰数据、不得弄虚作假。相互合作，独立完成。树立严谨的、科学的、实事求是的态度。,起掩蔽作用的氧化层厚度,杂质在SiO2中分布属余误差分布和高斯分布。对余误差分布，浓度为C(x）所对应的深度表达式为：x 2（D SiO2 t）1/2 erfc1 C（x）/Cs A（D SiO2 t）1/2 Cs为扩散温度下杂质在SiO2表面的浓度，t为扩散时间，A与SiO2表面处的杂质浓度及SiO2膜下面衬底的表面杂质浓度有关，可由高斯函数或余误差分布函数得到。假定SiO2表面处的杂质浓度与Si SiO2界面处的杂质浓
4、度之比为某一值，如103时，就认为SiO2层起到了掩蔽作用。由此可求出所需的SiO2层的最小厚度xmin。此时可由余误差分布函数查出A=4.6,因此 Xmin 4.6（D SiO2 t）1/2 t为掺杂扩散时间，预扩散温度低，扩散系数小，杂质在预扩散时在二氧化硅中的扩散深度可忽略不计。,氧化时间计算,x0A/2 1+(t+)/(A2/4B)1/2-1,可由图解法求解。初始条件x0（0）xi，xi为氧化前硅片上原有的SiO2厚度。可得：x02 Ax0 B（t）A=2 DSiO2(1/ks+1/h);B=2DSiO2 C*/N1；=(xi2Axi）/B。A、B都是速度常数，可查表获得,扩散时间计算
5、,再扩散结深 xj4Dt lnS/Csub（3.14Dt)1/21/2S为单位面积的掺杂原子总数，s浓度（平均浓度）结深预扩散扩散长度比再扩散的扩散长度小得多，预扩散分布的渗透范围小到可以忽略。设计思路：发射区扩散时间氧化层厚度基区扩散结深基区扩散时间基区掩蔽层厚度氧化时间。由于二次氧化，在考虑基区扩散深度时须对发射区掩蔽层消耗的硅进行补偿。集电结结深发射结结深基区宽度0.46发射区掩蔽层厚度。发射结结深12基区宽度。,氧化层厚度,二氧化硅薄膜的掩蔽效果与厚度及其膜层质量、杂质在SiO2中的扩散系数有关，还与SiO2和硅衬底中的杂质浓度、杂质在衬底中的扩散系数以及杂质在衬底与SiO2界面的分凝系数等因素有关。考虑到生产实际情况，基区氧化层厚度约为6000埃（氧化温度1100左右），发射区氧化层厚度约为7000埃，采用干氧湿氧干氧工艺。B预扩散温度：900950，再扩散1200左右（发射区氧化同时进行）P预扩散温度1120左右，主扩1120左右。,
