《数字电路设计CH.ppt》由会员分享，可在线阅读，更多相关《数字电路设计CH.ppt（21页珍藏版）》请在三一办公上搜索。
1、01,5.5 可编程时序逻辑电路,5.5.1 可编程计数器,一、可编程同步加法计数器,若 N=11,0011,1,0,0,1,二、可编程同步减法计数器,利用集成减法或可逆计数器的预置数功能实现。,如二进制减法计数器 CC14526：,异步清零异步置数,CF 级联反馈输入,(一)N 16,计数容量=N+1,N=D3D2D1D0,状态图:,D3D2D1D0 0,(二)N 16,1,级联原则:,1.最高一级的 CF 接 1；,2.BO接低一级的CF；,3.低一级的Q3接高一级的CP；,4.最低一级的BO接本级的EN；,5.其余各级的 EN=0；,6.各级的CR接在一起、LD 接在一起由 S 控制。,
2、CR,N0,工作原理:,N1,1.将预置数送入计数器，使 N=N0+16N1；,2.因 CF0=B1=0，一直按减法规律计数；,3.当高一级减至0，CF0=B1=1，待低一级也减至0，EN=B0=0，禁止CP 输入，计数完成。,5.5.2 可编程逻辑器件(PLD),(Programmable Logic Device),一、PLD的基本结构和分类,(一)基本结构,PLD的输入缓冲电路,(二)分类,1.按可编程情况分,(1)PROM,可编程只读存储器,I2 I1 I0,O2 O1 O 0,与阵列(固定),或阵列(可编程),缺点：只能实现标准 与或式 芯片面积大 利用率低,不经济,用途：存储器 函
3、数表 显示译码电路,(Programmable Read Only Memory）,(2)PLA,可编程逻辑阵列,与阵列(可编程),或阵列(可编程),优点：与阵列、或阵列 都可编程 能实现最简与或式,缺点：价格较高 门的利用率不高,(Programmable Logic Array),(3)PAL,可编程阵列逻辑,与阵列(可编程),或阵列(固定),优点：速度高 价格低 采用编程器现场 编程,缺点：输出方式固定 一次编程,(Programmable Array Logic),(4)GAL,通用阵列逻辑,与阵列(可编程),或阵列(固定),优点：具有 PAL 的功能 采用逻辑宏单元 使输出自行组态
4、功能更强，使用 灵活，应用广泛,(Generic Array Logic),2.按可编程和改写方法分,3.按组合、时序分,组合型 PAL,组合电路,PROM、PLA,时序电路,时序型 PAL,GAL,(也可实现组合电路),二、PLD的基本原理,PROM的原理已在第三章介绍，不赘述,(一)PAL的基本原理,1.基本门阵列结构,输 入 项,第一乘积项控制三态输出,可编程与阵列,固定或门,2.PAL的异步I/O输出结构,3.PAL的寄存器输出结构,D 触发器的输出端引入反馈,能实现计数、移位等。,4.组合型 PAL,(PAL 16L8),输入变量：I1 I10，IO2 IO7,输出变量：O1、IO2
5、 IO7、O8,5.时序型 PAL,CP 控制 6个D 触发器接受相应或门输出Q 经缓冲反馈回与阵列，实现寄存功能。,(二)GAL的基本原理,在PAL结构的基础上，采用输出逻辑宏单元结构构成GAL。,输出逻辑宏单元(OLMC Out Logic Cell),OLMC 有 5 种不同的输出组态 5种输出组态由结构控制字来决定 通过编程对GAL芯片内部的结构控制字寄存器 进行设置,1.输出逻辑宏单元 OLMC,接与阵列,两个2选1数据选择器,两个4选1数据选择器,乘积项数据选择器,输出数据选择器,三态数据选择器,反馈数据选择器,反馈,2.FMUX的输出与三个结构控制字的关系,3.OLMC 的输出组态,4.GAL的主要特点,(1)通用性强,每一个OLMC均可组态成组合或时序电路,输入引脚不够时可将OLMC组合成输入端,可构成较复杂的时序电路,(2)100%可编程,可重复擦写上百次甚至万次,PAL为一次编程,(3)100%可测试,(4)隐含成本低,与原始成本大致相同,5.几种常见的GAL器件,三、高密度可编程逻辑器件HDPLD（略）,四、PLD编程（略）,
