《时序逻辑电路的设计方案方法教学.ppt》由会员分享，可在线阅读，更多相关《时序逻辑电路的设计方案方法教学.ppt（28页珍藏版）》请在三一办公上搜索。
1、1,第四节 时序逻辑电路的设计方法,同步时序逻辑电路的设计方法,时序逻辑电路的自启动设计,异步时序逻辑电路的设计方法,下页,总目录,推出,2,返回,一、同步时序逻辑电路的设计方法,设计步骤：,1.逻辑抽象，得出电路的状态转换图或状态转换表。,2.状态化简。,3.状态分配（状态编码）。,4.选定触发器类型，求出电路的状态方程、驱动方程和输出方程。,5.根据得到的方程式画出逻辑图。,6.检查设计的电路能否自启动。,下页,上页,3,下页,返回,上页,例6.4.1设计一个带有进位输出的十三进制计数器。,状态抽象无输入信号，有一个进位信号输出用C表示，13个有效状态，,不需要状态化简。,4,下页,返回,
2、上页,状态分配：需用4个触发器。用 0000 1100 作为 S0S12 的编码。,5,下页,返回,上页,6,下页,返回,上页,7,下页,返回,上页,8,下页,返回,上页,根据状态方程求驱动方程,9,下页,返回,上页,根据驱动方程画出逻辑图,10,下页,返回,上页,例6.4.2 设计一个串行数据检测器，对它的要求是：连续输入3个或3个以上的1时输出为1，其他输入情况下输出为0。,解：取输入数据为输入变量，用 X 表示。检测结果为输出变量，用 Y 表示。,11,下页,返回,上页,12,下页,返回,上页,S2和S3在同样的输入下有同样的输出，而且转换后得到同样的次态，因此S2和S3是等价状态，可合
3、并为一个。,13,下页,返回,上页,14,下页,返回,上页,若选用JK触发器，驱动方程为：,若选用D触发器，驱动方程为：,输出方程为：,由卡诺图得状态方程：,15,下页,返回,上页,选用JK触发器的逻辑图,16,下页,返回,上页,例6.4.3 设计一个自动售饮料机的逻辑电路，投币口每次只能投入一枚五角或一元的硬币。投入一元五角硬币后机器自动给出一杯饮料。投入两元（两个一元）硬币后，给出一杯饮料的同时找回一枚五角硬币。,解：取投币信号为输入，给出饮料和找零为输出，投入一枚一元硬币用A=1表示，未投入时A=0，投入一枚五角硬币用B=1表示，未投入时B=0，给出饮料时Y=1，不给时Y=0，找回一枚五
4、角硬币时Z=1，不找时Z=0。,17,下页,返回,上页,00、01、10为AB的可能取值，11可作为约束项,S0未投币前的状态。S1投入五角硬币后的状态。S2投入一元硬币（一枚一元或两枚五角）后的状态。再投入五角硬币后返回S0，Y=1，Z=0。再投入一元硬币后返回S0，Y=1，Z=1。,18,下页,返回,上页,19,下页,返回,上页,电路的状态数为M=3，取触发器的位数 n=2以触发器状态的00、01、10分别代表S0、S1、S2。,20,下页,返回,上页,21,下页,返回,上页,22,下页,返回,上页,选用D触发器,状态方程,驱动方程,输出方程,电路省略，可作为学生练习。,23,下页,返回,
5、上页,二、时序逻辑电路的自启动设计,设计时序逻辑电路时，若含有无效状态，则化简状态方程时，应将无效状态的次态设为某个有效状态。应选择使状态方程最简单的有效状态。为保证电路能自启动，应使每个无效状态直接或间接地转为某个有效状态。,24,下页,返回,上页,三、异步时序逻辑电路的设计方法,设计步骤大体与同步时序逻辑电路相同，只是要为每个触发器选定合适的时钟信号。选择时钟信号的原则：触发器的状态翻转时必须有时钟信号发生。触发器的状态不应翻转时“多余的”时钟信号越少越好。,25,下页,返回,上页,例6.4.4：试设计一个8421编码的异步十进制减法计数器，并要求所设计的电路能够自启动。,解:根据8421
6、码十进制减法计数器规则列出电路的状态转换表。,十进制计数器必须有10个有效状态，状态编码应符合状态转换表的规定。这10个状态都是必不可少的，不需要进行状态化简。,26,下页,返回,上页,选用JK触发器组成这个电路。为触发器挑选时钟信号的原则是：第一，触发器的状态应该翻转时必须有时钟信号发生。第二，触发器的状态不应翻转时“多余的”时钟信号越少越好，这将有利于触发器状态方程的化简。根据上述原则，选定FF0的时钟信号CLK0为计数输入脉冲，,FF1的时钟信号CLK1取自,FF2的时钟信号CLK2取自,FF3的时钟信号CLK3取自,27,下页,返回,上页,作出电路次态的卡诺图，求电路的状态方程。,28,返回,作出电路输出B的卡诺图，求输出方程。,将1010 1111这6个无效状态分别代入状态方程求其次态，结果表明电路是可以自启动的。,按照驱动方程和输出方程可画出逻辑图。,上页,
