《组合逻辑电路加法器和数值比较器解析ppt课件.ppt》由会员分享，可在线阅读，更多相关《组合逻辑电路加法器和数值比较器解析ppt课件.ppt（41页珍藏版）》请在三一办公上搜索。
1、1,4.3.4 加法器,加法器是计算机系统中最常用的算术运算单元，它是计算机CPU中算术运算器的基本单元。其他算术运算如减、乘、除等都可以由加法运算演变而来。加法器一次能计算的数据的长度就是加法器的长度，常用的8、16、32位等，当然最简单的是1位的加法器。,第9讲 加法器和数值比较器,2,半加器,S=ABCO=AB,A、B为两个1位数，不考虑来自低位的进位，A、B相加的结果为S，产生的进位为CO，称半加。,一、1位加法器,3,全加器,S=ABCICO=AB+ACI+BCI = CI( A+B )+AB若不化为最简：CO= CI( AB )+AB,如果将两个对应位的加数和来自低位的进位相加，则
2、为全加。,由半加器构成全加器,全加器:,半加器:,A B,A B,CI(A B),S=ABCICO=AB+ACI+BCI= CI( AB )+AB,S=ABCO=AB,5,管脚图,甩空,甩空,双全加器74LS183：,二、 多位加法器,若有多位数相加,则可采用并行相加串行进位的方式来完成。例如，有两个4位二进制数A3A2A1A0和B3B2B1B0相加，可以用4个全加器来构成，其原理图如下图所示。,低位的进位输出端接高位的进位输入端，因此，任一位的加法运算必须在低位的运算完成之后才能进行，这种进位方式称为串行进位。,1.串行进位加法器,串行进位的特点是电路简单，缺点是运算速度慢。,全加器的输出：
3、,2.超前进位加法器,为了提高运算速度，必须设法减少或消除由于进位信号逐级传递所消耗的时间。,定义两个中间变量Gi 和 Pi ：,高位的进位输入信号是否有可能只由加数和被加数来判断，而与低位的进位无关？,这两个函数都与进位信号无关。,由上式可得各进位位的分步式：,CO0=G0+P0CI0CO1= G1+P1CI1 =G1+P1G0+P1P0CI0CO2=G2+P2G1+P2P1G0+P2P1P0CI0CO3=G3+P3G2+P3P2G1+P3P2P1G0+P3P2P1P0CI0,可见进位信号只与函数Gi、Pi和CI0有关，而CI0是最低位的进位输入，其值为0，所以各位进位信号是可以并行产生的。
4、,当Ai=Bi=1时，Gi=1，COi=1，即产生进位，所以Gi称为进位生成函数。,若Pi=1， 即Ai+Bi=1时，COi= Gi + CIi，低位的进位能传送到高位的进位输出端，故Pi称为进位传送函数。,根据超前进位概念构成的集成4位超前进位加法器74LS283的逻辑图见P137。逻辑符号如下：,10,4.3.5 数值比较器,1. 先从高位比起,高位大的，数值一定大；,2. 若高位相等,则需再比较低位数， 最终结果由低位的比较结果决定；,3. 比较结果应有三个标志：,比较大小的规则（三条）：,11,数值比较器,E(equal:A=B),S(small:AB),L(large:AB),数值比
5、较器示意图：,12,一、1位数值比较器,设计：,1.列出真值表：,0 0,1,1 1,1,0 1,1,1 0,1,13,1位数值比较器真值表,2.由真值表写逻辑式：,（同或运算）,14,3.画出逻辑图:,逻辑符号:,15,二、多位数值比较器,16,四位数值比较器的真值表：,a3 b3 1 0 0,a3=b3 a2=b2 a1= b1 a0 =b0 0 1 0,a3=b3 a2=b2 a1= b1 a0 b0 0 0 1,a3=b3 a 2=b2 a1= b1 a0 b0 1 0 0,a3=b3 a2=b2 a1b1 0 0 1,a3=b3 a2=b2 a1 b1 1 0 0,a3=b3 a2b
6、2 0 0 1,a3=b3 a2b2 1 0 0,a3 b3 0 0 1,17,根据比较规则，可得四位数值比较器逻辑式：,A=B:,AB:,AB:,（备注：没考虑次低位的比较结果）,18,4位数码比较器CC14585,19,四位集成数值比较器74LS85：,（向高位输出）,20,例1：采用两片74LS85构成七位二进制数值比较器。,必接好,(1),(2),高位片,低位片,21,011,1,采用两片CC14585构成七位二进制数值比较器,CC14585与74LS85内部电路结构不同，扩展输入端的用法也不完全一样！,22,例2：挑出等于和大于5的四位二进制数。,方案一 设：输入 B=0101 5
7、;X=x3x2x1x0 。,输出F2 。,23,例2：挑出等于和大于5的四位二进制数。,方案二 设：输入 B=0100 4 ;X=x3x2x1x0 。,输出 F2 。,24,例3：挑出小于和等于5的四位二进制数。,设：输入 B=0110 6 ; X=x3x2x1x0 。,输出F3 。,25,例4： 设计三个四位数的比较器，可以对A、B、C 进行比较，能判断： （1）三个数是否相等。 （2）若不相等，判断A是最大还是最小。,比较原则：,先将A与B比较，再A与C比较：,可以用两片74LS85实现。,若A=B A=C，则A=B=C；,若AB AC，则A最大；,若AB AC，则A最小。,26,1：A=
8、B=C,1：A最小,1：A最大,27,4.4 组合逻辑电路中的竞争-冒险现象,前面我们系统的介绍了组合逻辑电路的分析和设计，这些分析和设计都是在输入、输出处于稳定的逻辑电平下进行的。 为了保证系统工作的可靠性，有必要观察一下当输入信号逻辑电平发生变化的瞬间电路的工作情况。,首先我们来看一个最简单的例子：,4.4.1竞争-冒险现象及其成因,28,例1：与门的竞争-冒险,因竞争-冒险产生干扰脉冲,干扰脉冲,29,我们把门电路两个输入信号同时向相反逻辑电平跳变（一个从1变为0，另一个从0变为1）的现象叫竞争。 由于竞争而在电路输出端可能产生尖峰脉冲（glitch )的现象叫竞争-冒险。,30,例2：
9、24线译码器,31,BA,用波形说明 :,32,1) 引入封锁脉冲在输入信号发生竞争期间，封 锁门的输出；封锁脉冲必须与输入信号的转换 同步。,2) 引入选通脉冲等电路达到新稳态后，再输 出。,3) 接入滤波电容吸收和削弱窄脉冲。,4) 修改逻辑设计，增加冗余项。,4.4.3 消除竞争-冒险现象的方法,33,例1：消除竞争-冒险的电路,(几十至几百皮法),后滤,34,波形关系,t,封锁脉冲,选通脉冲,35,A,1,B,C,F,例2：消除竞争-冒险的电路,36,添项,A,B,C,F,当 ，F=A+ =1时，有竞争-冒险的可能; 为消除之，可以添加冗余项 BC:,添项：,（封3号门）,37,冗余项
10、,1,1,1,1,当B=C=1时，始终有F=1,所以A的变化不会引起竞争-冒险，使可靠性提高。即B=C=1时：,38,本章小结,一、组合电路的分析方法:逐级写逻辑式法。,二、组合电路的设计方法：,1. 用门电路构成：,逻辑式,卡诺图,最简与或式,列真值表,与或门实现,与非门实现,39,四、竞争-冒险现象：理解,2、 用中规模组件设计逻辑电路： 逻辑函数式对照法，较灵活。,三、典型器件,1. 编码器:,2. 译码器,3. 加法器,4. 数码比较器:,5. 数据选择器:,74LS139，74LS138,74LS48,74LS183（双全加器）,74LS153 、74LS151,CC14585、74LS85,74148,40,对集成电路的要求,要求（“三会”）,1 、会认管脚,电源端,控制端,数据端,2 、看懂功能表,3 、会正确使用控制端,41,作业：P214 题4.25、4.29,第9讲 加法器和数值比较器结 束,
