组合逻辑电路.ppt

《组合逻辑电路.ppt》由会员分享，可在线阅读，更多相关《组合逻辑电路.ppt（125页珍藏版）》请在三一办公上搜索。

1、1,组合逻辑电路的定义,基本的逻辑运算及对应逻辑电路,组合逻辑电路的分析,组合逻辑电路的设计,竞争与冒险问题的解决,第三章 组合逻辑电路,2,数字电路分为两大类:组合逻辑电路和时序逻辑电路。所谓组合逻辑电路，是指电路在任何时刻的输出变量值仅与当时的输入变量值有关，而与过去输入的值无关，即电路不具有记忆功能。表现在逻辑电路中就是没有反馈回路。组合逻辑电路模型如下图所示，它可以有若干个输入变量和若干个输出变量，每个输出变量都是输入变量的逻辑函数，某一时刻的函数值只与当前的输入变量的取值有关。,3,4,上面的组合逻辑电路的模型可以用函数式表示为：,5,3.1 逻辑门电路-简单逻辑门电路,1.“与”门

2、：能实现“与”逻辑功能的电路称为“与”门。,&,AB,F=AB,6,2.“或”门：能实现“或”逻辑功能的电路称为“或”门。,F=A+B,AB,1,7,A,1,3.“非”门：能实现“非”逻辑功能的电路称为“非”门。,8,3.1.2 复合逻辑门电路-与非门,1）逻辑表达式 真值表 电路符号A B F0 0 10 1 11 0 11 1 0,AB,F,.F=AB,&,9,真值表：A B F0 0 10 1 01 0 01 1 0,F,AB,1,电路符号,10,F,AB,=1,逻辑功能可以简记为：同者为零、异者为一,电路符号,11,真值表：电路符号：A B F0 0 10 1 01 0 01 1 1,

3、F,AB,=1,12,ABCD,1,F,13,3.2 逻辑函数的实现,F=AB+A C“与或”=(A+B)(A+C)“或与”=AB AC“与非与非”=(A+B)+(A+C)“或非或非”=A B+A C“与或非”,14,3.2.1 用“与非”门实现逻辑函数,第一步：求出函数的最简“与或”表达式。第二步：将最简“与或”表达式变换成“与非与非”表达式(两次求反）。第三步：画出与逻辑函数表达式对应的逻辑电路图。,15,F=ABC+ABC+B C D+BC解：将逻辑函数画在卡诺图上，并加以化简。第一步：求出函数的最简与或表达式,CD,AB,00,01,11,10,00,01,11,10,16,第二步：对

4、所得的表达式两次求反得到：F(A,B,C,D)=AB BC BD,&,&,&,&,AB,BC,BD,17,3.2.2 用“或非”门实现逻辑函数,第一步：求最简“或与”表达式。第二步：将“或与”变换为“或非或非”表达式。第三步：根据“或非或非”表达式画出电路图。,18,第一步：求最简“或与”表达式。,CD,AB,00,01,11,10,00,01,11,10,19,F(A,B,C,D)=(A+C)(A+D)=(A+C)+(A+D),第二步：将“或与”变换为“或非或非”表达式。只要对所得的最简“或与”表达式两次求反，即可得到：,20,第三步:根据“或非或非”表达式画出逻辑电路图,1,1,1,A,C

5、,A,D,F,21,3.2.3 用“与或非”门实现逻辑函数,第一步：求反函数最简“与或”表达式。第二步：将最简“与或”变换为“与或非”表达式。第三步：根据表达式画出电路图。,22,例3.3用“与或非”门实现逻辑函数：F=m4(1,3,4,5,6,7,12,14),0,AB,CD,00,01,11,10,10,11,01,00,AD,合并卡诺图上的0方格，得到反函数F的最简“与或”表达式F=AD+BD。,BD,23,F=F=(AD+BD),第二步 将最简“与或”表达式变成“与或非”表达式：只要对所得F最简“与或”表达式取反，即可得到原函数的“与或非”表达式,24,第三步 根据函数的“与或非”表达

6、式画出逻辑电路图。,&,1,A,D,B,D,F,&,25,例3.4 实现函数F(A,B,C)=m(1,2,4,7)，用异或门。,解：观察卡诺图，具备一定的条件,AB,26,=1,=1,A,F,B,C,F=ABC,27,3.3 组合逻辑电路的分析,1.分别用代号标出每一级的输出端；2.根据逻辑关系写出每一级输出对应的逻辑关系表达式；并一级一级向下写，直至写出最终输出端的表达式；3.列出最初输入状态与最终输出状态的真值表（注意：输入、输出变量的排列顺序可能会影响其结果的分析，一般按ABC或F3F2F1的顺序排列）；4.根据真值表或表达式分析出逻辑电路的功能。,28,组合逻辑电路分析举例例3.5 分

7、析下图的逻辑功能。,29,解：第一步，根据给定的逻辑电路图写出逻辑函数表达式。,30,第二步，化简逻辑函数表达式。,31,第三步，列出逻辑电路的真值表,32,第四步，逻辑问题评述,我们发现:当电路输入一致时，输出为1；而输入不一致时，输出为0。这表明该电路具有判断输入信号是否一致的逻辑功能。,33,例3.6分析下图的逻辑电路,&,A,B,C,A,B,C,F,P2,P3,P4,P1,&,&,P6,P5,C,B,=1,=1,=1,=1,34,解：第一步,根据给定的逻辑电路图写出逻辑函数表达式,P1=A+BP2=A+CP3=BCP4=B+CP5=P1P2=(A+B)(A+C)P6=P3P4=(BC)

8、(B+C)F=P5P6=(A+B)(A+C)(BC)(B+C),35,第二步 化简逻辑函数表达式,36,第三步 列出逻辑电路的真值表,37,第四步 逻辑问题评述,该电路当输入B,C取值不同时，输出F为1，而当输入B,C取值相同时，输出F为0。该电路和“异或”逻辑功能相同。可简化为“异或”门电路。,38,3.4 组合逻辑电路的设计,组合逻辑电路设计过程：根据给定逻辑要求的文字描述，或者对逻辑功能的逻辑函数的描述，在一定条件下，要求用最少的逻辑门实现该逻辑功能，并画出逻辑电路图。组合逻辑电路的设计可分为门电路设计（小规模集成电路设计）、中规模集成电路设计、定制或半定制集成电路的设计。这里主要讲解用

9、中小规模集成电路来实现组合逻辑电路的功能。,39,组合逻辑电路的设计步骤可分为：1.根据给定问题的逻辑文字描述，建立真值表，关键的一步；2.根据真值表写出逻辑函数表达式；3.将逻辑函数化简并根据实际要求将函数表达式转换成适当的形式；4.根据表达式画出该电路的逻辑电路图。5.最后一步进行实物安装调试，这是最终验证设计是否正确的手段。,40,3.4.1 单输出组合逻辑电路的设计例 3.7 假设有两个正整数，每个数都由两位二进制数：X=x1x2,Y=y1y2，要求用“与非”门设计一个能够判别XY的逻辑电路。,解：第一步 分析：如何判别XY呢？可以将x1、x2、y1、y2拆成4个自变量，设F为函数，当

10、XY时，F=1，否则F=0。当满足什么条件，XY呢？分3种情况：当x1y1时，不管x2和y2的情况，肯定XY，从而F=1；当x1=y1时，只有在x2y2时，也肯定XY，F=1；其它任何情况下，都不可能XY，因此F=0。,41,第二步：根据分析建立真值表,自变量,函数,根据分析，可列出一张有4个自变量和一个函数F的真值表。在此真值表中，可以简单地只列出函数值为1的那些自变量组合项，将函数值为0的省去。因为根据真值表写函数表达式时，只需要列出使函数值为1的那些输入组合。真值表如下：,42,第三步 根据真值表，写出逻辑表达式：F(x1,y1,x2,y2)=x1y1+x1y1x2y2+x1y1x2y2

11、,x1y1,x2y2,00 01 11 10,00011110,43,第五步 根据逻辑函数表达式画出逻辑电路图据题意，需用“与非”门设计逻辑电路，所以应变换成“与非-与非”表达式如下：F(x1,y1,x2,y2)=x1y1+y1x2y2+x1x2y2=x1y1 y1x2y2 x1x2y2,44,由函数的“与非与非”表达式，可画出如下逻辑电路图：,45,例3.8用“与-非”门设计一个变量的表决器，当多数人同意时，提议通过；否则不通过。第一步：分析：从题目要求可以看出应设个输入自变量和一个输出函数。当输入变量多数为同意，则输出通过，否则没通过。设输入变量为1表示同意，为0表示反对；输出函数为1时表

12、示通过,输出为0时表示没有通过。,46,第二步：根据上面假设列出其状态真值表。,47,第三步：由真值表写出表达式第四步：由表达式画卡诺图进行化简,得到最简表达式：F=AB+AC+BC。如果使用的门电路是“与非”门，则需要将化简后的表达式转换为“与非”表达式的形式。第五步：根据逻辑表达式画出逻辑电路图。,48,真值表 逻辑电路图,A,B,49,例3.9用“与非”门设计一位数值范围指示器，十进制数用8421BCD码表示，当输入电路的十进制数大于等于5时，电路输出为1；否则输出为0。第一步：分析，根据题意列出真值表。,50,51,第二步：根据真值表写出函数的最小项表达式如下：F=m(5,6,7,8,

13、9)+d(10,11,12,13,14,15)第三步：画出卡诺图，化简逻辑函数，得到最简表达式如下：F=A+BC+BD进一步转换成“与非与非”的表达式如下：F=A+BC+BD=ABCBD,52,第四步：画出对应逻辑图,逻辑图：,&,1,&,&,A,CBD,F,F=ABCBD,53,例3.10 设计一个四位二进制码的奇偶位发生器和奇偶检测器。,第一步：分析：在发送端用来产生奇偶校验位的电路称为奇偶位发生器。这个校验位随同信息一起发送，而在接收端加以检测。如检测到的奇偶位与规定的位数相符，说明没错，否则，就产生了错误。这个在接收端用来检测奇偶性的电路被称为奇偶检测器。设奇偶位发生器的输入4位二进制

14、码为：B8B4B2B1，输出的奇偶位为P，若采用偶校验，则它们之间的真值表如下所示。,54,第二步：列四位二进制码偶校验奇偶发生器真值表,偶校验,55,第三步：根据真值表写出函数表达式,第四步：通过卡诺图将函数表达式进行简化，并转化成适当的形式。,56,B8B4,B2B1,00 01 11 10,00011110,P=B1B2B4B8,57,第五步 根据函数表达式，画出电路图。,在发送端将B8,B4,B2,B1和偶校验奇偶发生器产生的校验位P一同发送。在接收端需要安装一个偶校验检测器用以判断B8,B4,B2,B1,P在传输过程中有没有发生错误。如何设计偶校验检测器？,58,=1,P,F,偶校验

15、检测器,P,59,3.4.2 多输出组合逻辑电路的设计,例 3.11 设计一个一位二进制半加器，该逻辑电路能对两个一位二进制数进行相加，并产生“和”及“进位”。第一步、分析：半加器是一个具有两个输入变量和两个输出的逻辑电路。其输入变量是加数和被加数，分别用A和B表示;电路的输出为“和”及“进位”，分别用SH和CH表示。由于该逻辑电路只将本位的两数相加，不考虑低位来的进位输入，所以称为半加器。,60,第二步：根据逻辑要求建立真值表。根据半加器的逻辑功能，列出半加器真值表。,A,B,0,0,0,0,0,0,0,0,1,1,1,1,1,1,1,0,SH,CH,自变量,函数,61,第三步：根据真值表写

16、出逻辑函数表达式:SH=AB+AB CH=AB,第四步：将函数表达式化简，并转换成适当的形式，根据各种情况，分别画出对应的逻辑电路图。,A,A,B,B,1,0,0,0,0,0,0,0,0,0,1,1,1,1,1,1,函数SH=AB+AB和CH=AB的卡诺图,62,第五步 画出逻辑电路图（1）假设输入原变量和反变量都存在，并用“与非”门来实现逻辑函数，则函数表达式可写成“与非与非”表达式：,SH=AB+AB=ABABCH=AB,63,1,A,B,B,A,SH,CH,64,(2)假如输入端仅提供原变量，而无反变量输入，并用“与非”门实现逻辑函数，则函数表达式可写成：,SH=AB+AB=ABAB=A

17、(A+B)B(A+B)=AABBAB CH=AB,65,A,B,SH,1,CH,66,(3)假如除“与非”门外,还可以选用其它逻辑门实现该逻辑函数,则函数SH和CH的表达式可以写成:,CH=AB,1,=1,CH,SH,B,A,SH=AB+AB=AB,67,目前,半加器已做成小规模集成电路,其逻辑符号如图:,Co,A,B,S,C,68,第一步、分析：当两个本位的数相加时同时考虑低位的称为全加，实现全加的逻辑电路称为全加器。全加器有三个输入,分别用AiBiCi-1表示，两个输出：“和”及“进位”分别用Si和Ci表示。第二步、逻辑功能的真值表：,3.12 设计一个一位全加器，它能将两个一位二进制数及

18、来自低位的“进位”进行相加，并产生“和”及“进位”。,69,全加器的真值表,自变量,函数,70,Si=Ai BiCi-1+AiBiCi-1+AiBiCi-1+AiBiCi-1Ci=AiBiCi-1+AiBi Ci-1+AiBiCi-1+AiBiCi-1,71,第四步：画出卡诺图，化简函数表达式，并转换成适当形式，画出逻辑电路图,00,0,00,0,01,01,11,11,10,10,1,1,AiBi,AiBi,Ci-1,Ci-1,Si,Ci,72,用卡诺图简化后,函数Si和Ci的表达式为:,Si=AiBiCi-1AiBiCi-1 AiBiCi-1 AiBiCi-1,Ci=AiBiAi Ci-1

19、 BiCi-1,73,&,&,&,Ai,Bi,Ci-1,Ai,Bi,Ci-1,Ai,Bi,Ci-1,Ai,Bi,Ci-1,Si,Ai,Bi,Ai,Bi,Ci-1,Ci-1,Ci,用“与非”门构成的全加器,74,若用“异或”门等门电路来实现全加器,全加器的函数表达式需作如下变换:,75,76,=1,=1,Bi,Ai,Ci-1,Si,Ci,用“异或”门和“与非”门构成的全加器,77,全加器的逻辑功能也可用半加器来实现,在这种情况下,Ai,Bi和Ci-1三个数相加可看成先对Ai和Bi进行半加,产生的“和”再与低位的进位Ci-1进行半加,从而产生全加“和”。而全加器的进位则可由两次半加产生的进位来形成

20、。由此可列出全加和及进位的表达式：,78,79,Co,Co,1,CHi,SHi,Ai,Bi,Si,Ci,Ci-1,Shi,Ci-1,SHiCi-1,SHiCi-1,AiBi,用半加器构成全加器,Ci-1,80,全加器的逻辑符号,81,有竞争现象不一定都会产生冒险。冒险产生的主要原因在于信号传输经历的门的级数、路径不同，因而到达某一点的时间不同。,3.5 组合逻辑电路的竞争与冒险,竞争：在组合电路中，信号经由不同的路径达到某一会合点的时间有先有后的现象;,冒险：由于竞争而引起电路输出发生瞬间错误现象称为冒险。冒险表现为输出端出现了违背稳态逻辑关系的窄脉冲(噪声)。,82,竞争冒险的分类从引起冒险

21、的具体原因上，冒险可以分为函数冒险和逻辑冒险。当多个输入变量发生变化时，常常会发生函数冒险，函数冒险是逻辑函数本身固有的。当单个输入变量改变时，可能出现逻辑冒险。,83,函数冒险的消除避免函数冒险的最简单的方法是同一时刻只允许单个输入变量发生变化，或者采用取样的办法（即引入同步时钟）。,84,F=AB+AC,D,E,G,当B=C=1时,F=A+A,85,3.5.2 逻辑冒险的判别,86,87,88,如果研究B变量，则将AC为00、01、10、11分别代入函数表达式求得如下各种情况：AC=00时，F=1+B；AC=01时，F=B；AC=10时，F=0；AC=11时，F=1。结论：当AC为任何值时

22、，无论变量B改变何种状态，都不可能使逻辑电路产生任何冒险。,89,2、卡诺图判别法将函数用卡诺图表示，并画出与函数表达式中“与”项对应的卡诺圈，若发现两个卡诺圈相切，即两个卡诺圈之间存在被不同卡诺圈包含的相邻最小项，该逻辑电路就可能产生冒险。,90,00011110,00 01 11 10,AB,CD,发现m5和m13是相邻而属于两个卡诺圈的最小项。这两个卡诺圈相切，可能产生冒险。,91,3.5.3逻辑冒险的消除,AB,C,01,00 01 11 10,由图看出，若将m5和m7组成与项BC,则这个与项就是冗余项。,92,93,&,C,B,A,B,F,1,其对应的 逻辑电路如图所示：,F=AB+

23、AC+BC,94,典型中、大规模集成电路介绍极其在设计实现逻辑功能中的应用,95,1、超前进位加法器74283,96,例1、设计一个将8421BCD码转换为余3码的代码转换电路。,97,第一种方法：用基本门电路实现（小规模集成电路）,解：第一步分析，因为要将8421BCD码转换成余3代码，所以代码转换电路有4个输入和4个输出，由于四位二进制码有16种不同组合，但无论8421BCD码或余3代码都只使用其中的十种组合，因而有六种组合是不许出现的，如果用A、B、C、D分别表示8421BCD码的4个输入数位，W、X、Y、Z分别表示余3码的4个输出数位，则它们的逻辑关系真值表如下所示：,98,第二步建立

24、真值表,99,(续上页),100,第三步 根据真值表列出函数表达式,由表列出各函数表达式 W(A,B,C,D)=m(5,6,7,8,9)+d(10,11,12,13,14,15),X(A,B,C,D)=m(1,2,3,4,9)+d(10,11,12,13,14,15),Y(A,B,C,D)=m(0,3,4,7,8)+d(10,11,12,13,14,15),Z(A,B,C,D)=m(0,2,4,6,8)+d(10,11,12,13,14,15),101,第四步化简函数表达式,将上述函数分别表示在卡诺图上，如图,AB,CD,AB,CD,00,01,11,10,00,00,00,01,01,01,

25、10,10,10,11,11,11,W=A+BC+BD,X=BC+BD+BC D,102,AB,CD,AB,CD,00,01,11,10,00,00,00,01,01,01,10,10,10,11,11,11,Y=CD+C D,Z=D,第五步画出对应的逻辑电路图,103,从8421到余三代码的转换电路。,104,第二种方法：8421BCD码加3（0011）就得到余3码，因此，可以利用加法器实现。,74283,F4 F3 F2 F1,FC4,A4 A3 A2 A1 B4 B3 B2 B1,C0,0,0 0 1 1,余3码,BCD码,105,在数字系统中，常常要对两个数进行比较。两个数的比较是一种

26、逻辑运算，它确定其中一个数是大于、小于还是等于另一个数。用来比较A和B两个正数而确定其相对大小的逻辑电路称为数值比较器。常用的中规模集成电路数值比较器有四位数值比较器和八位比较器等。,2、数值比较器,106,集成数字比较器7485,107,例2、比较两个8位二进制数,设比较的两个二进制数为A和B。用四位数值比较器实现两个八位二进制数的比较，需将八位数分成高四位和低四位两组，分别接至低位数值比较器和高位数值比较器，再将低位数值比较器和高位数值比较器以串联方式级联起来，如图所示。,108,109,6.3 译码器,译码器是组合逻辑电路的一个重要的器件，可以分为：变量译码和显示译码两类。变量译码一般是

27、一种较少输入变为较多输出的器件，一般分为2n译码和8421BCD码译码两类；显示译码主要解决二进制数显示成对应的十、或十六进制数的转换功能，一般分为驱动LED和驱动LCD两类。,110,变量译码 变量译码器是一个将n个输入变为2n个输出的多输出端的组合逻辑电路。其模型可用下图来表示，其是输入变化的所有组合中，每个输出为1的情况仅一次，由于最小项在真值表中仅有一次为1，所以输出端为输入变量的最小项的组合。故译码器又可以称为最小项发生器电路。,111,112,使能100,113,例 6.5 实现一位全减器,114,借位Ai Bi,低位来借位只能再借位,115,由上表可写出差数Di 和借位 G i的

28、逻辑表达式,Fi(Ai,Bi,G i-1)=m1+m2+m4+m7Ci(Ai,Bi,G i-1)=m1+m2+m3+m7对上述表达式作适当变换后，得：Fi(Ai,Bi,G i-1)=m1 m2 m4m7Ci(Ai,Bi,G i-1)=m1 m2 m3 m7,116,117,例6.6 用74138和适当的门电路实现逻辑函数,F(A,B,C,D)=m(2,4,6,8,10,12,14),118,s3 s2 s 1,s3 s2 s 1,A2 A1 A 0,A2 A1 A 0,A,B C D,74138,74138,y7.y 0,y15.y 8,119,6.4 数据选择器,数据选择器又称为多路选择器（

29、Multiplexer)是一种多个输入一个输出的中规模器件，其输出的信号在某一时刻仅与输入端信号的一路信号相同，即该电路的功能是从多个输入端信号中选择一个输出。,120,74153,121,W=A1A0D0+A1A0D1+A1A0D2+A1A0D3=m i D i,可以写出n路选择器的输出 表达式：,W=m i D i,i=0,n-1,i=0,3,122,例6.7用74153实现逻辑函数 F(A,B,C)=m(0,2,3,4,5,7,),解：一般情况下，对于任意一个具有N变量的逻辑函数，用多路选择器实现时，必须取这些变量的 N1 个作为多路选择器的选择信号，而将剩下的一个变量作为选择器的数据输

30、入。为此，将逻辑函数表达式写成如下形式：F(A,B,C）=A B C+A B C+A B C+A B C+A B C+A B C=A B C+A B C+A B C+A B C+A B C+A B C,123,D0=CD1=1D2=1D3=C,74153,D0 D1 D2 D3,F,AB,A1A0,W,C 1 C,而四路选择器的输出表达式为W=A1A0D0+A1A0D1+A1A0D2+A1A0D3,124,例6.8 用74153实现逻辑函数F（A，B）=AB+AB,解：将欲实现的逻辑函数变换成选择器的逻辑函数形式，然后通过比较确定地址以及输入数据。D0=0 D1=1 D2=1 D3=0,74153,D0 D1 D2 D3,F,AB,A1A0,W,1,第三章结束 谢谢同学们!,