《基本逻辑关系和门电路.ppt》由会员分享，可在线阅读，更多相关《基本逻辑关系和门电路.ppt（97页珍藏版）》请在三一办公上搜索。
1、第16章 基本逻辑关系和门电路,16.1 数字电路概述,16.2 数字电路,16.3 门电路,16.4 基本逻辑运算,2.掌握基本门电路的逻辑功能、逻辑符号、真值表和逻辑表达式。了解 TTL门电路、CMOS门电路的特点。,本章要求：,3.会用逻辑代数的基本运算法则化简 逻辑函数。,1.掌握十进制数和二进制数的表示及其相互转换。,1.模拟信号：随时间连续变化的信号,16.1 数字电路概述,16.1.1 模拟信号与数字信号,2.数字信号 在时间上和数量上是不连续变化的量。,16.1.2 数字电路的特点,16.2 数字电路,16.2.1 脉冲数字信号,如：,脉冲幅度 A,脉冲上升沿 tr,脉冲周期
2、T,脉冲下降沿 tf,脉冲宽度 tp,脉冲信号的部分参数：,实际的矩形波,数码为：09；基数（数码个数）是10。运算规律：逢十进一，即：9110。,1、十进制,又如：(209.04)10 2102 0101910001014 102,十进制数可表示为各位加权系数之和，称为按权展开式。,用下标“10”或“D”（Decimal的缩写）表示。,+,+,+,16.2.2 数制,若在数字电路中采用十进制，必须要有十个电路状态与十个计数码相对应。这样将在技术上带来许多困难，而且很不经济。,2、二进制,数码为：0、1；基数是2。运算规律：逢二进一，即：1110。,加法规则：0+0=0，0+1=1，1+0=1
3、，1+1=10乘法规则：00=0，01=0，10=0，11=1,运算规则,下标通常用2或B（Binary的缩写）表示,将按权展开式按照十进制规律相加，即得对应十进制数。,=8+0+0+1+0+0.25,=（9.25）10,二进制数只有0和1两个数码，它的每一位都可以用电子元件来实现，且运算规则简单，相应的运算电路也容易实现。但是，位数太多，使用不便，不合人们的习惯。,数码为：07；基数是8。运算规律：逢八进一，即：7110。,3、八进制,4、十六进制,数码为：09、AF；基数是16。运算规律：逢十六进一，即：F110。十六进制数的权展开式：如：(D8.A)16 13161 816010 161
4、(216.625)10,=2560+0+0+1+0+0.015625=（2561.015625）10,下标可用8或O（Octadic的缩写）表示,下标可用16或H（Hex的缩写）表示,（1）二进制数转换为八进制数：将二进制数由小数点开始，整数部分向左，小数部分向右，每3位分成一组，不够3位补零，则每组二进制数便是一位八进制数。,将N进制数按权展开，即可以转换为十进制数。,1、二进制数与八进制数的相互转换,1 1 0 1 0 1 0.0 1,0 0,0,(152.2)8,（2）八进制数转换为二进制数：将每位八进制数用3位二进制数表示。,=011 111 100.010 110,(374.26)8
5、,16.2.3 数制转换,2、二进制数与十六进制数的相互转换,1 1 1 0 1 0 1 0 0.0 1 1,0 0 0,0,(1D4.6)16,=1010 1111 0100.0111 0110,(AF4.76)16,二进制数与十六进制数的相互转换，按照每4位二进制数对应于一位十六进制数进行转换。,3、十进制数转换为二进制数,采用的方法 基数连除、连乘法原理：将整数部分和小数部分分别进行转换。整数部分采用基数连除法，小数部分 采用基数连乘法。转换后再合并。,整数部分采用基数连除法，先得到的余数为低位，后得到的余数为高位。,小数部分采用基数连乘法，先得到的整数为高位，后得到的整数为低位。,所以
6、：(44.375)10(101100.011)2,采用基数连除、连乘法，可将十进制数转换为任意的N进制数。,人们在交换信息时，可以通过一定的信号或符号(例如二进制码0和1)来进行。这些信号或符号的含义是人们事先约定而赋予的。同一信号或符号，由于人们约定不同，可以在不同场合有不同的含义。在数字系统中，需要把十进制数的数值、不同的文字、符号等其他信息用二进制数码来表示才能处理。用来表示某一特定信息的二进制数码称为代码。二进制码不一定表示二进制数。,16.2.4 码制,用四位二进制数码表示一位十进制数码的编码方法称为二十进制码，简称BCD（Binary Coded Decimal）码。,常用的BCD
7、码有8421码、2421码、5421码、余3码等。,8421码+0011,四位二进制数最多可以表示16个字符，因此09十个字符与这16个组合之间可以有多种情况，不同的对应便形成了一种编码。,逻辑代数是按一定的逻辑关系进行运算的代数，是分析和设计数字电路的数学工具。在逻辑代数，只有和两种逻辑值，有与、或、非三种基本逻辑运算，还有与或、与非、与或非、异或几种导出逻辑运算。,逻辑代数中的变量称为逻辑变量，用大写字母表示。逻辑变量的取值只有两种，即逻辑0和逻辑1，0 和 1 称为逻辑常量，并不表示数量的大小，而是表示两种对立的逻辑状态。,16.2.5 基本逻辑关系,设：开关断开、灯不亮用逻辑“0”表示
8、，开关闭合、灯亮用 逻辑“1”表示。,逻辑表达式：Y=A B,1.“与”逻辑关系,“与”逻辑关系是指当决定某事件的条件全部具备时，该事件才发生。,0,1,0,状态表,2.“或”逻辑关系,“或”逻辑关系是指当决定某事件的条件之一具备时，该事件就发生。,逻辑表达式：Y=A+B,状态表,1,1,1,0,3.“非”逻辑关系,“非”逻辑关系是否定或相反的意思。,（1）与非运算：逻辑表达式为：,（2）或非运算：逻辑表达式为：,4.复合逻辑运算,（3）异或运算：逻辑表达式为：,（4）与或非运算：逻辑表达式为：,16.3 门 电 路,逻辑门电路是数字电路中最基本的逻辑元件。所谓门就是一种开关，它能按照一定的条
9、件去控制信号的通过或不通过。门电路的输入和输出之间存在一定的逻辑关系(因果关系)，所以门电路又称为逻辑门电路。,基本逻辑关系为“与”、“或”、“非”三种。采用二极管和三极管实现，目前广泛应用集成电路。,1.二极管的开关特性,相当于开关断开,相当于开关闭合,3V,0V,16.3.1 二极管和三极管的开关特性,2.三极管的开关特性,3V,0V,uo 0,相当于开关断开,相当于开关闭合,uo UCC,由电子电路实现逻辑运算时，它的输入和输出信号都是用电位（或称电平）的高低表示的。高电平和低电平都不是一个固定的数值，而是有一定的变化范围。,门电路是用以实现逻辑关系的电子电路，与我们所讲过的基本逻辑关系
10、相对应。,门电路主要有：与门、或门、与非门、或非门、异或门等。,16.3.2 分立元件门电路,电平的高低一般用“1”和“0”两种状态区别，若规定高电平为“1”，低电平为“0”则称为正逻辑。反之则称为负逻辑。若无特殊说明，均采用正逻辑。,1,0,高电平,低电平,(1)二极管“与”门电路,1.电路,2.工作原理,输入A、B、C全为高电平“1”，输出 Y 为“1”。,输入A、B、C不全为“1”，输出 Y 为“0”。,0V,0V,3V,即：有“0”出“0”，全“1”出“1”,(1)二极管“与”门电路,1.电路,0V,3V,3V,2.工作原理,输入A、B、C全为低电平“0”，输出 Y 为“0”。,输入A
11、、B、C有一个为“1”，输出 Y 为“1”。,(2)二极管“或”门电路,即：有“1”出“1”，全“0”出“0”,(2)二极管“或”门电路,“0”,“1”,1.电路,“0”,“1”,(3)二极管“非”门电路,“与非”门电路,有“0”出“1”，全“1”出“0”,“或非”门电路,有“1”出“0”，全“0”出“1”,例：根据输入波形画出输出波形,A,B,有“0”出“0”，全“1”出“1”,有“1”出“1”，全“0”出“0”,&,A,(三极管三极管逻辑门电路),TTL门电路是双极型集成电路，与分立元件相比，具有速度快、可靠性高和微型化等优点，目前分立元件电路已被集成电路替代。下面介绍集成“与非”门电路的
12、工作原理、特性和参数。,16.3.3 集成门电路,(1)TTL门电路,1.电路,多发射极三极管,1)输入全为高电平“1”(3.6V)时,2.工作原理,4.3V,T2、T5饱和导通,箝位2.1V,E结反偏,截止,负载电流（灌电流）,输入全高“1”,输出为低“0”,1V,2.工作原理,1V,T2、T5截止,负载电流（拉电流）,2)输入端有任一低电平“0”(0.3V),输入有低“0”输出为高“1”,流过 E结的电流为正向电流,5V,“与非”逻辑关系,1.电路,(2)OC门电路,OC门的特点：,1.输出端可直接驱动负载,2.几个输出端可直接相联,“0”,“0”,2.几个输出端可直接相联,“1”,“线与
13、”功能,“1”,1.电路,截止,(3)三态门电路,“0”,1.电路,导通,当控制端为低电平“0”时，输出 Y处于开路状态，也称为高阻状态。,0 高阻,表示任意态,可实现用一条总线分时传送几个不同的数据或控制信号。,一、NMOS门电路,1.NMOS“非”门电路,gm1gm2,T1的导通电阻 T2的导通电阻,“1”,导通,“0”,“0”,“1”,截止,即：T1的导通管压降 T2的导通管压降,(4)MOS门电路,2.NMOS“与非”门电路,“1”,“0”,全“1”,3.NMOS“或非”门电路,“0”,全“0”,“1”,(5)CMOS门电路,1.CMOS“非”门电路,CMOS 管,负载管,驱动管,(互
14、补对称管),A=“1”时，T1导通，T2截止，Y=“0”,A=“0”时，T1截止，T2导通，Y=“1”,2.CMOS传输门电路,（1）电路,（2）工作原理,设：,可见uI在010V连续变化时，至少有一个管子导通，传输门打开，（相当于开关接通）uI可传输到输出端，即u0=uI，所以COMS传输门可以传输模拟信号，也称为模拟开关。,（07V）,导通,（310V）,导通,2.CMOS传输门电路,可见uI在010V连续变化时，两管子均截止，传输门关断，（相当于开关断开）uI不能传输到输出端。,（010V）,2.CMOS传输门电路,开关电路,CMOS电路优点,(1)静态功耗低（每门只有0.01mW,TT
15、L每门10mW),(2)抗干扰能力强,(3)扇出系数大,(4)允许电源电压范围宽(3 18V),(1)速度快,(2)抗干扰能力强,(3)带负载能力强,1)电压传输特性：,输出电压 Uo与输入电压 Ui 的关系。,电压传输特性,测试电路,Ui,Uo,16.3.4 TTL门电路的主要参数,C,D,E,2）TTL“与非”门的参数,电压传输特性,典型值3.6V，2.4V为合格,典型值0.3V，0.4V为合格,输出高电平电压UOH,输出低电平电压UOL,输出高电平电压UOH和输出低电平电压UOL,D,E,低电平噪声容限电压UNL保证输出高电平电压不低于额定值90%的条件下所允许叠加在输入低电平电压上的最
16、大噪声（或干扰）电压。UNL=UOFF-UIL,允许叠加干扰,定量说明门电路抗干扰能力,UOFF,UOFF是保证输出为额定高电平的90%时所对应的最大输入低电平电压。,0.9UOH,输入低电平电压UIL,输入高电平电压UIH,高电平噪声容限电压UNH保证输出低电平电压的条件下所允许叠加在输入高 电平电压上的最大噪声（或干扰）电压。UNH=UIH-UON,允许叠加干扰,定量说明门电路抗干扰能力,UON,UON是保证输出为额定低电平时所对应的最小输入高电平电压。,指一个“与非”门能带同类门的最大数目，它表示带负载的能力。对于TTL“与非”门 NO 8。,输入高电平电流 IIH和输入低电平电流 II
17、L,当某一输入端接高电平，其余输入端接低电 平时，流入该输入端的电流，称为高电平输入电流 IIH（A）。,当某一输入端接低电平，其余输入端接高电平时，流出该输入端的电流，称为低电平输入电流 IIL（mA）。,扇出系数NO,1,0,当某一输入端接低电平，其余输入端接高电平时，流出该输入端的电流，称为低电平输入电流 IIL（mA）。,若要保证输出为高电平，则对电阻值有限制R IIL UNL,平均传输延迟时间 tpd,tpd1,tpd2,TTL的 tpd 约在 10ns 40ns，此值愈小愈好。,输入波形ui,输出波形u0,16.4 基本逻辑运算,逻辑代数（又称布尔代数），它是分析设计逻辑电路的数学
18、工具。虽然它和普通代数一样也用字母表示变量，但变量的取值只有“0”，“1”两种，分别称为逻辑“0”和逻辑“1”。这里“0”和“1”并不表示数量的大小，而是表示两种相互对立的逻辑状态。,1.常量与变量的关系,16.4.1 逻辑代数运算法则,2.逻辑代数的基本运算法则,自等律,0-1律,重叠律,还原律,互补律,交换律,2.逻辑代数的基本运算法则,普通代数不适用！,证:,结合律,分配律,A+1=1,反演律,列状态表证明：,对偶关系：将某逻辑表达式中的与()换成或(+)，或(+)换成与()，得到一个新的逻辑表达式，即为原逻辑式的对偶式。若原逻辑恒等式成立，则其对偶式也成立。,证明：,A+AB=A,16
19、.4.2 逻辑函数的表示方法,下面举例说明这四种表示方法。,例：一客厅安装了一盏灯Y，在三个位置安装了开关A、B、C，都能独立进行控制。任意闭合一个开关，灯亮；任意闭合两个开关，灯灭；三个开关同时闭合，灯亮。设A、B、C代表三个开关（输入变量）；Y代表灯（输出变量）。,1.列逻辑状态表(真值表),2.逻辑式,取 Y=“1”(或Y=“0”)列逻辑式,用“与”“或”“非”等运算来表达逻辑函数的表达式。,(1)由逻辑状态表写出逻辑式,各组合之间是“或”关系,2.逻辑式,反之，也可由逻辑式列出真值表,3.逻辑图,16.4.3 逻辑函数的化简,对于与或形式(也称为“积之和”形式)的逻辑函数式的最简化目标
20、。,1.用“与非”门构成基本门电路,(2)应用“与非”门构成“或”门电路,(1).应用“与非”门构成“与”门电路,由逻辑代数运算法则：,由逻辑代数运算法则：,(3)应用“与非”门构成“非”门电路,(4)用“与非”门构成“或非”门,由逻辑代数运算法则：,例1：,化简,2.应用逻辑代数运算法则化简,（1）并项法,（2）配项法,例3：,化简,（3）加项法,（4）吸收法,吸收,例5：,化简,吸收,吸收,吸收,吸收,3.应用卡诺图化简,卡诺图:是与变量的最小项对应的按一定规则排列的方格图，每一小方格填入一个最小项。,（1）最小项：对于n输入变量有2n种组合，其相应的乘积项也有2n个，则每一个乘积项就称为
21、一个最小项。其特点是每个输入变量均在其中以原变量和反变量形式出现一次，且仅一次。,如：三个变量，有8种组合，最小项就是8个，卡诺图也相应有8个小方格。,在卡诺图的行和列分别标出变量及其状态。,(2)卡诺图,二进制数对应的十进制数编号,(2)卡诺图,（a)根据状态表画出卡诺图,如:,将输出变量为“1”的填入对应的小方格,为“0”的可不填。,(2)卡诺图,（b)根据逻辑式画出卡诺图,将逻辑式中的最小项分别用“1”填入对应的小方格。如果逻辑式中最小项不全，可不填。,如:,注意：如果逻辑式不是由最小项构成，一般应先化为最小项，或按例7方法填写。,(3)应用卡诺图化简逻辑函数,解：(1),(a)将取值为
22、“1”的相邻小方格圈成圈，,(b)所圈取值为“1”的相邻小方格的个数应为2n，(n=0,1,2),(3)应用卡诺图化简逻辑函数,解：,三个圈最小项分别为：,(2)合并最小项,(3)写出简化逻辑式,卡诺图化简法：保留一个圈内最小项的相同变量，而消去相反变量。,解：,写出简化逻辑式,多余,例6.应用卡诺图化简逻辑函数,(1),(2),解：,写出简化逻辑式,1,例7.应用卡诺图化简逻辑函数,1,卡诺图的性质,（1）任何两个（21个）标1的相邻最小项，可以合并为一项，并消去一个变量（消去互为反变量的因子，保留公因子）。,（2）任何4个（22个）标1的相邻最小项，可以合并为一项，并消去2个变量。,（3）
23、任何8个（23个）标1的相邻最小项，可以合并为一项，并消去3个变量。,小结：相邻最小项的数目必须为个才能合并为一项，并消去n个变量。包含的最小项数目越多，即由这些最小项所形成的圈越大，消去的变量也就越多，从而所得到的逻辑表达式就越简单。这就是利用卡诺图化简逻辑函数的基本原理。,n,化简的一般步骤,（1）将逻辑函数用最小项形式表示，然后画出该函数的卡诺图。若方格对应的最小项存在，则在方格内填1，不存在不填。,（2）在卡诺图上将相邻最小项合并。,合并时应注意以下几点：1）画圈的方格数必须是2n个（n=0，1，2，3，）。2）所画圈的数目应最少，每个圈内的方格数应尽可能多。3）一个方格可被多个圈公用，但每个圈内必须包含有新的方格。4）同一行（列）的首尾以及四个角为相邻。,（3）消去每个圈内取值不同的变量，据此把各个圈得到的与项相加（或）起来，便得到化简后的最简与或表达式。,两个最小项的合并,两个最小项的合并,四个最小项的合并,八个最小项的合并,
