《数电逻辑门电路.ppt》由会员分享，可在线阅读，更多相关《数电逻辑门电路.ppt（52页珍藏版）》请在三一办公上搜索。
1、1,3.1 MOS逻辑门电路3.2 TTL逻辑门电路3.3 逻辑描述中的几个问题3.4 逻辑门电路使用中的几个实际问题,3 逻辑门电路,主要内容：,2,3 逻辑门电路,了解逻辑门电路的分类和特点掌握典型逻辑门的功能、外特性和实际使用中的一些问题,*,基本要求：,3,*,1、逻辑门:实现基本逻辑运算和复合逻辑运算的单元电路。,门电路中以高/低电平表示逻辑状态的1/0,获得高、低电平的基本原理：,开关元件S由半导体二极管、半导体三极管、场效应管构成。,3.1 MOS逻辑门电路,概述,4,2、门电路的分类：,*,按逻辑功能分,与门或门非门,与非门或非门与或非门,异或门同或门,5,按输出结构分,(1)
2、互补输出/推拉式输出,性能特点：静态特性好，工作速度较快，带负载能力强。但不能线与！,(2)OC输出/OD输出：集电极开路/漏极开路,(3)三态输出：输出有三种状态：高电平、低电平、高阻态,性能特点：能线与！但工作速度、带负载能力受影响。,性能特点：能线与！且工作速度、带负载能力不受影响。,6,*,按开关管的类型分,TTL逻辑门：由若干半导体三极管和电阻组成,CMOS逻辑门：由若干场效应管和电阻组成,性能特点：工作速度较快，但功耗较大。,性能特点：功耗和抗干扰能力强，目前工作速度已经可以与TTL比拟，在超大规模和可编程集成器件中有越来越广泛的应用。,7,(2)CMOS集成电路:广泛应用于超大规
3、模、甚大规模集成电路,4000系列,74HC 74HCT,74VHC 74VHCT,速度慢与TTL不兼容抗干扰功耗低,74LVC 74VAUC,速度加快与TTL兼容负载能力强抗干扰功耗低,速度两倍于74HC与TTL兼容负载能力强抗干扰功耗低,低(超低)电压速度更加快与TTL兼容负载能力强抗干扰功耗低,74系列,74LS系列,74AS系列,74ALS系列,(1)TTL 集成电路:广泛应用于中大规模集成电路,8,3、门电路的符号,*,集电极/漏极开路与非门,9,MOS管的开关特性,：MOS管工作在可变电阻区，输出低电平,:MOS管截止，输出高电平,当I VT,当I VT,*,10,MOS管相当于一
4、个由vGS控制的无触点开关。,MOS管工作在可变电阻区，相当于开关“闭合”，输出为低电平。,MOS管截止，相当于开关“断开”输出为高电平。,当输入为低电平时：,当输入为高电平时：,MOS管的开关等效电路,*,半导体二极管、三极管也具有这种开关特性！,11,3.1.3 CMOS反相器和传输门,CMOS反相器的电压传输特性接近于理想的反相器：.静态电流0，功耗小;.推拉式输出级：带负载能力强，转换速度快。,一、CMOS反相器的电压传输特性,*,12,二、CMOS传输门(TG),*,相当于受控模拟开关,逻辑符号,13,3.1.4 CMOS与非门、或非门和异或门,内部结构不要求，只要求掌握逻辑功能。,
5、3.1.5 CMOS漏极开路门电路和三态输出门电路,一、COMS漏极开路门电路OD门,1.逻辑符号,*,14,1）实现“线与”逻辑,2.OD门的典型应用,何谓“线与”？,靠线连接实现与逻辑的功能,将两个门的输出端并联以实现与逻辑的功能，称为线与。,使用时输出端要加上拉电阻！,15,2)实现总线传输,3)实现逻辑电平的转换,4)驱动发光二极管,16,二、CMOS三态（TSL）门,控制端或使能端,当EN端为有效电平时，,输出端L有三种状态：高电平、低电平、高阻态,否则输出为高阻态,高电平使能,*,A=0,L=0A=1,L=1,17,3.1.6 门电路的电气特性和参数,1.输入和输出的高、低电平,输
6、出高电平的下限值 VOH(min),输入低电平的上限值 VIL(max),输入高电平的下限值 VIH(min),输出低电平的上限值 VOL(max),*,18,2.噪声容限：,输入高电平噪声容限VNH=VOH（min）VIH（min）,输入低电平噪声容限VNL=VIL（max）VOL（max）,VNH,VNL,*,在保证输出电平不变的条件下，输入电平允许波动的范围。只要输入电平在此范围内波动，输出就不受影响。它表示门电路的抗干扰能力。,驱动门G1,负载门G2,噪声容限定义示意图,19,3.传输延迟时间,传输延迟时间是表征门电路开关速度的参数，它说明门电路在输入脉冲波形的作用下，其输出波形相对于
7、输入波形延迟了多长时间。,门电路的传输延迟时间,*,20,4.功耗,静态功耗：指的是当电路的输出没有状态转换时的功耗，即门电路空载时电源总电流ID与电源电压VDD的乘积。,扇入数：取决于逻辑门的输入端的个数。,6.扇入与扇出数,动态功耗：指的是电路在输出状态转换时的功耗。,5.开门电平VON：使与非门开通的输入高电平的最小值。关门电平Voff：使与非门关闭的输入低电平的最大值。,*,例如：一个2输入端的与门，其扇入数为2。,输入端没有加脉冲信号,输入端加脉冲信号,21,扇出数：是指其在正常工作情况下，所能带同类门电路的最大数目。,（a)拉电流工作（输出高电平）情况：,当负载门的个数增加时，总的
8、拉电流将增加，会引起输出高电压的降低。但不得低于输出高电平的下限值，这就限制了负载门的个数。,高电平扇出数:,*,22,(b)灌电流工作（输出低电平）情况：,当负载门的个数增加时，总的灌电流IOL将增加，同时也将引起输出低电压VOL的升高。保证输出为低电平，并且不超过输出低电平的上限值。,*,23,*,3.2 TTL门电路,一、TTL与非门的静态电压传输特性,AB段：输出高电平（逻辑1）与非门关闭,DE段：输出低电平（逻辑0）与非门开通,CD段：高低电平过渡,理想的静态电压传输特性用折线近似！,BC段：亦可视为输出高电平,24,（1）输入级采用多发射极三极管，输出级采用推拉式结构，有利于提高开
9、关速度和带负载能力；但功耗较大。（2）普通的TTL门不能“线与”。,*,二、特点：,3.2 TTL门电路,如何能实现线与？可采用集电极开路与非门或三态门,25,使用时输出端要加上拉电阻！,TSL门,片选端或使能端,当CS端为有效电平时，,输出端L有三种状态：高电平、低电平、高阻态,否则为高阻态,CS端有效电平可为高电平，也可为低电平。,高电平使能,(OC门),三、集电极开路与非门(OC门),四、三态与非门(TSL门),*,26,三态与非门(TSL门),片选端或使能端,低电平使能,*,27,三态门(TSL门)的应用：,多个部件以TSL门作为输出，并以线与的方式连接，构成总线形式的电路。,方法：分
10、时控制各个门的CS端，使相应的TSL门的CS=1，其它TSL门的CS=0。,要求：同一时刻，只允许一个部件的数据进入总线，其它应与总线断路。,TSL门既可线与，又保持了TTL与非门的推拉式输出级带负载能力和工作速度均性能优越，应用广泛。,*,1、多路数据传输,28,E=0，门1导通，门2禁止，数据从AB,E=1，门2导通，门1禁止，数据从BA,2、数据的双向传输：,*,两个三态门组成的电路，门1为低电平使能门2为高电平使能,0,1,TTL电路除非门外，还有与非门、或非门、与或非门、同或门、异或门等，分析方法类同。,G1,G2,29,3.3逻辑描述中的几个问题,正逻辑:定义高电平为逻辑“1”，低
11、电平为逻辑“0”。,负逻辑:定义低电平为逻辑“1”，高电平为逻辑“0”。,1、正、负逻辑的规定：,*,30,A,B,F,电平表示,正逻辑,负逻辑,正逻辑与负逻辑的关系：,（与门）,（或门）,F=AB,F=A+B,同一个逻辑门电路，在不同的逻辑体制下具有不同的功能!,*,31,数字系统设计中，一般采用一种逻辑体制，本书采用的是正逻辑体制。,2、正负逻辑的等效变换,*,32,3、基本逻辑门电路的等效符号,与非门及其等效符号,或非门及其等效符号,*,33,*,34,4、逻辑门等效符号的应用,利用逻辑门等效符号，可实现对逻辑电路进行变换，以简化电路，能减少实现电路的门的种类。,*,35,3.4 逻辑门
12、电路使用中的几个实际问题,一、各种门电路之间的接口技术,无论何种门电路互连，驱动门必须为负载门提供合乎标准的高、低电平和足够的驱动电流。即，必须同时满足下列条件：,在数字系统中,有时为了工作速度或功耗的要求，而采用多种逻辑器件混合使用，常见的是TTL与CMOS器件混合使用。,*,1.接口原则：,36,负载器件所要求的输入电压,VOH(min)VIH(min),VOL(max)VIL(max),接口电压示意图,*,37,灌电流,IIL,IOL,拉电流,IIH,IOH,对负载器件提供足够大的拉电流和灌电流,接口电流示意图,*,38,2.CMOS门驱动TTL门,电流不匹配:IOL(CMOS)IIL(
13、TTL),同一封装内的驱动门并联使用,以扩大带负载能力。,可以使用CMOS驱动器，例如漏极开路的CC40107等。,*,39,外加分立元件的电流放大电路。,*,40,例 用一个74HC00与非门电路驱动一个74系列TTL反相器和六个74LS系列逻辑门电路。试验算此时的CMOS门电路是否过载？,VOH(min)VIH(min),VOL(max)VIL(max),*,41,总的输入电流IIL(total)=1.6mA+60.4mA=4mA,灌电流情况,拉电流情况,74HC00:IOH(max)=4mA74系列反相器:IIH(max)=0.04mA74LS门：IIH(max)=0.02mA,总的输入
14、电流IIH(total)=0.04mA+60.02mA=0.16mA,74HC00:IOL(max)=4mA74系列反相器:IIL(max)=1.6mA74LS门：IIL(max)=0.4mA,驱动电路能为负载电路提供足够的驱动电流,*,=IOL(max),IOH(max),42,3.TTL门驱动CMOS门,TTL的输出高电平和CMOS的输入高电平不匹配:VOH VIH,1）VDDVCC时，外加上拉电阻Ru，把VOH(TTL)拉上来，达到VIH(CMOS)的要求。,Ru一般取1k4.7k即可。此时VOH被提升到接近VDD。,*,43,2）VDDVCC时,可以使用OC门加上拉电阻的方法实现。,还
15、可以使用专门的接口电路CMOS电平移动器如CC40109,TTL7474LS:VOH(min)=2.4/2.7V，故可以直接驱动74HCT系列CMOS门电路。,*,74HCT系列CMOS逻辑门电路VIH=2V，可以直接驱动.,44,4.门电路带负载时的接口问题,门电路不仅要带同类负载，有时还要驱动指示灯、发光二极管、LED数码管或其它显示器件。此时，不仅需要合适的电平配合，还要有一定的驱动电流（功率）。因此，有的可直接驱动，有的需外加驱动电路。,45,限流电阻R,*,拉电流驱动,反相器驱动一发光二极管LED,门电路的输入为低电平:,门电路的输入为高电平:,限流电阻R,灌电流驱动,46,解：LE
16、D正常发光需要几mA的电流，并且导通时的压降VF为1.6V。根据附录A查得，当VCC=5V时，VOL(max)=0.1V，IOL(max)=4mA，因此ID取值不能超过4mA。限流电阻的最小值为,例 试用74HC04六个CMOS反相器中的一个作为接口电路，使门电路的输入为高电平时，LED导通发光。,*,47,TTL反相器或与非门输入端负载特性,三、多余输入端的处理,原则：不影响电路的逻辑功能，工作稳定可靠（抗干扰）,输入端悬空相当于输入端接高电平。,与非门输出高电平称为与非门关闭；与非门输出低电平称为与非门开通。,*,48,CMOS门是由场效应管构成的，输入电阻极高。若输入端悬空，会由于干扰，
17、破坏原来的逻辑状态，或由于感应电荷积累使门电路输入处于中间电平，加大功耗。故CMOS门多余输入端不允许悬空！,1、对于TTL与门、与非门：从原则上讲，多余输入端悬空对电路工作无影响。例：,但为防止干扰，（1）经上拉电阻RP（13K）接+VCC。,*,CMOS门直接接+VDD。,49,（2）经反相器接地。,（3）与使用端并联。,（4）经大电阻接地,RP2.5K,（指TTL与非门）,RP一般取10k以上,CMOS门不可如此！,*,50,多余输入端绝对不可悬空！为什么？,（1）接地；,（2）与输入端并联。,影响逻辑功能！,2、对于或门、或非门：,*,例：,多余输入端的处理方法:,51,四、其它抗干扰措施：,1.加去耦合滤波器,数字电路以0、1的跳变方式工作，为防止脉冲、尖峰电流干扰，可在电源与地之间加10100F的电容，在每个芯片的电源和地之间加0.1 F的滤波电容。,2.接地和安装,应将数字和模拟“地”分开，两者在电路板上找一个最近点连接起来，减少接线电容引起的自激振荡。,集成电路在焊接时要尽量快，防止焊接热量损坏芯片。CMOS芯片在使用和储藏中，要注意静电屏蔽。,end,*,52,作业,作业1：习题：P84:，作业2：习题：P86:，提示：集成门电路选用74LS04作为驱动器件，其输出低电平电流IoL(max)=8mA,VoL(max)=0.5V，电路原理图：,*,
