Virtuosocadence教程.ppt

上传人:牧羊曲112 文档编号:5452290 上传时间:2023-07-08 格式:PPT 页数:116 大小:1.40MB
返回 下载 相关 举报
Virtuosocadence教程.ppt_第1页
第1页 / 共116页
Virtuosocadence教程.ppt_第2页
第2页 / 共116页
Virtuosocadence教程.ppt_第3页
第3页 / 共116页
Virtuosocadence教程.ppt_第4页
第4页 / 共116页
Virtuosocadence教程.ppt_第5页
第5页 / 共116页
点击查看更多>>
资源描述

《Virtuosocadence教程.ppt》由会员分享,可在线阅读,更多相关《Virtuosocadence教程.ppt(116页珍藏版)》请在三一办公上搜索。

1、,Cadence设计系统介绍 清华大学微电子所,OUTLINE,Cadence 系统概述,版图设计工具Virtuoso LE,版图验证工具Diva,版图验证工具Dracula,Cadence 系统概述,Cadence 概述,设计流程,系统组织结构,系统启动,帮助系统,Cadence 概述,为什么要学习Cadence工具,Cadence 概述,集成电路发展趋势,Cadence 概述,市场需求以及工艺技术的发展使得设计 复杂度提高,为满足这样的需求,我们 必须掌握最强大的 EDA 工具,Cadence 概述,Synopsys,Alta,Epic,Synopsys,IKOS,Cadence,Comp

2、ass,Synopsys,Vantage,IKOS,Vantage,Cadence,Synopsys,Synopsys,Compass,Mentor Graphics,Cadence,Avant!,Mentor Graphics,Sunrise,Synopsys,Compass,Cadence 概述,全球最大的 EDA 公司提供系统级至版图级的全线解决方案系统庞杂,工具众多,不易入手除综合外,在系统设计,在前端设计输入和仿真,自动布局布线,版图设计和验证等领域居行业领先地位具有广泛的应用支持电子设计工程师必须掌握的工具之一,Cadence 概述,System-Level DesignFunct

3、ion VerificationEmulation and AccelerationSynthesis/Place-and-RouteAnalog,RF,and Mixed-Signal DesignPhysical Verification and AnalysisIC PackagingPCB Design,集成电路设计流程,客户,功能定义,电路生成,功能验证,测试生成,布局布线,后仿真,CELL 设计流程,创建工艺文件,版图单元,验证版图,反标注,打印输出,生成抽象,生成参数化单元,生成复杂阵列,符号生成,模拟,单元转换,系统组织结构,大多数 Cadence 工具使用同样的库模型,库结构

4、按目录结构组织数据,这利于不同工具之间的数据交互和一致操作。,物理组织,逻辑组织,目录,库,子目录,单元,子目录,视图,系统组织结构,系统组织结构,DDMS(Design Data Management System),DDMS,物理路径Path/lib/cell_1/layout_3.0,逻辑名称cell_1 layout 3.0,Library.lib,系统统组织结构,Example,vendlib,dff,mux2,gates,body,Vhdl.vhd,/usr/proj/vendlib,/usr/proj/vendlib/dff,/usr/proj/vendlib/mux2,/usr

5、/proj/vendlib/mux2/gates,/usr/proj/vendlib/mux2/body,系统组织结构,Terms and Definitions库(library):特定工艺相关的单元集合单元(cell):构成系统或芯片模块的设计对象视图(view):单元的一种预定义类型的表示CIW:命令解释窗口属性(attributes):预定义的名称-值对的集合搜索路径(search path):指向当前工作目录和 工作库的指针,系统启动,环境设置1.cshrc 文件设置.cshrc文件中指定 Cadence 软件和 licence 文件所在的路径 2.cdsenv 文件设置.cdsen

6、v 文件包含了 Cadence 软件的一些初始设置,该文件用 SKILL 语言写,Cadence 可直接执行3.cdsinit 文件设置4 cds.lib 文件设置,系统启动,5 工艺文件(technology file)技术文件包含了设计必需的很多信息,对设计,尤其是版图设计很重要。它包含层的定义,符号化器件定义,几何、物理、电学设计规则,以及一些针对特定 Cadence 工具的规则定义,如自动布局布线的规则,版图转换成 GDSII 时所使用层号的定义。6 显示文件(display.drf),系统启动,系统启动1 前端启动命令,系统启动,2 版图工具启动命令,系统启动,3 系统级启动命令,系

7、统启动,系统启动,Command Interpreter Window(CIW),Log 文件,菜单栏,窗口号,输出域,命令提示行,输入域,鼠标按钮提示,帮助系统,两种方式寻求帮助1 openbook 在UNIX提示符下输入命令 openbook:host openbook&2 工具在线帮助 每个工具右上角的“help”菜单,OUTLINE,Cadence 系统概述,版图设计工具Virtuoso LE,版图验证工具Diva,版图验证工具Dracula,版图设计工具Virtuoso LE,Virtuoso Layout Editor版图编辑大师 Cadence最精华的部分在哪里,Virtuoso

8、 Layout Editor,界面漂亮友好,功能强大完备,操作方便高效,版图设计工具Virtuoso LE,目标,理解 Layout Editor 环境,学会如何使用 Layout Editor,学会运行交互 DRC&LVS,学会将设计转为Stream format,学会定制版图编辑环境,版图设计工具Virtuoso LE,单元设计具体流程,Virtuoso LE 使用介绍,第一步:建库执行:CIWToolsLibrary Manager LMFileNewLibrary,Virtuoso LE 使用介绍,第二步:指定工艺文件,Virtuoso LE 使用介绍,第三步:建立版图单元执行:LMF

9、ileNewCell View,Virtuoso LE 使用介绍,第四步:打开版图单元执行:CIWFileOpen,选择库,选择视图,选择单元,版图设计工具Virtuoso LE,版图编辑环境,版图设计工具Virtuoso LE,Virtuoso Layout Editing,版图设计工具Virtuoso LE,LSW-层选择窗口,版图设计工具Virtuoso LE,设置有效 Drawing 层 执行:LSWEditSet Valid Layers,版图设计工具Virtuoso LE,Display Resource Editor,版图设计工具Virtuoso LE,Layers and di

10、splay.drf,版图设计工具Virtuoso LE,Set Display Options,版图设计工具Virtuoso LE,Set Editor Options,版图设计工具Virtuoso LE,鼠标用法,版图设计工具Virtuoso LE,工艺文件流图,版图设计工具Virtuoso LE,Technology File 命令,版图设计工具Virtuoso LE,主要编辑命令Undo取消Redo恢复Move移动Copy复制Stretch拉伸Delete删除Merge合并Search搜索,编辑命令非常友好,先点击命令,然后对目标图形进行操作,版图设计工具Virtuoso LE,主要创建

11、命令Rectangle矩形Polygon多边形Path互联Label标签Instance例元Contact通孔,现在LSW中选中层,然后点击创建命令,在画相应图形,绘制反相器版图,INV Example 首先回顾一下CMOS反相器制作流程:Stage 1:,N well,P well,绘制反相器版图,Stage 2:,P diffusion,N diffusion,绘制反相器版图,Stage 3:,Poly gate,绘制反相器版图,Stage 4:,P+implant,N+implant,绘制反相器版图,Stage 5:,contact,绘制反相器版图,Stage 6:,Metal 1,绘制

12、反相器版图,Stage 7:,via,绘制反相器版图,Stage 8:,Metal 2,绘制反相器版图,版图编辑工具使用,器件加工工艺流程,OK!,绘制反相器版图,1,绘制反相器版图,2,绘制反相器版图,3,绘制反相器版图,4,绘制反相器版图,5,绘制反相器版图,6,绘制反相器版图,7,绘制反相器版图,8,绘制反相器版图,9,Virtuoso Layout Editor,现在,您已经掌握版图编辑大师的基本操作,通过上机实验巩固和提高!,Cadence设计系统介绍 清华大学微电子所,OUTLINE,Cadence 系统概述,版图设计工具Virtuoso LE,版图验证工具Diva,版图验证工具D

13、racula,设计流程,版图验证,版图验证的必要性?确保版图绘制满足设计规则确保版图与实际电路图一致确保版图没有违反电气规则可供参数提取以便进行后模拟,版图验证,IC 后端流程图:,Cadence 版图验证工具,Diva Diva 是 Cadence 的版图编辑大师Virtuoso集成的交互式版图验证工具,具有使用方便、操作快捷的特点,非常适合中小规模单元的版图验证。Dracula Dracula(吸血鬼)是 Cadence 的一个独立的版图验证工具,按批处理方式工作,功能十分强大,目前是完整芯片验证的标准。,版图验证工具DIVA,Diva Design Interactive Verific

14、ation Automation DIVA 是 Cadence软件中的验证工具集,用它可以找出并纠正设计中的错误.它除了可以处理物理版图和准备好的电气数据,从而进行版图和线路图的对查(LVS)外。还可以在设计的初期就进行版图检查,尽早发现错误并互动地把错误显示出来,有利于及时发现错误所在,易于纠正。,版图验证工具DIVA,Diva 工具集组成:1.设计规则检查(iDRC)2.版图寄生参数提取(iLPE)3.寄生电阻提取(iPRE)4.电气规则检查(iERC)5.版图与电路图一致比较(iLVS),版图验证工具DIVA,Remark:Diva中各个组件之间是互相联系的,有时候一个组件的执行要依赖另

15、一个组件先执行。例如:要执行LVS就先要执行DRC。运行 Diva 之前,要准备好规则验证文件,这些文件有默认名称:做DRC时的文件应以divaDRC.rul命名,版图提取文件以divaEXT.rul命名。做LVS时规则文件应以divaLVS.rul命名。,版图验证工具DIVA,DIVA功能DRCExtractorERCLVS,版图验证工具DIVA,DRC:对 IC 版图做几何空间检查,以确保线路能够被 特定加工工艺实现。ERC:检查电源、地的短路,悬空器件和节点等电气 特性。LVS:将版图与电路原理图做对比,以检查电路的连 接,与MOS的长宽值是否匹配。LPE:从版图数据库提取电气参数(如M

16、OS的W、L值 BJT、二极管的面积,周长,结点寄生电容等)并以Hspice 网表方式表示电路。,版图验证工具DIVA,DIVA工具流程,版图验证工具DIVA,Design Rule Checking,版图验证工具DIVA,DRC 界面,版图验证工具DIVA,Checking Method指的是要检查的版图的类型:Flat 表示检查版图中所有的图形,对子版图块不检查。Hierarchical利用层次之间的结构关系和模式识别优化,检查电路中每个单元块内部是否正确。hier w/o optimization 利用层次之间的结构关系而不用模式识别优化,来检查电路中每个单元块。Checking Lim

17、it 可以选择检查哪一部分的版图:Full 表示查整个版图Incremental 查自从上一次DRC检查以来,改变的版图。by area 是指在指定区域进行DRC检查。一般版图较大时,可以分块检查。,版图验证工具DIVA,Switch Names 在DRC文件中,我们设置的switch在这里都会出现。这个选项可以方便我们对版图文件进行分类检查。这在大规模的电路检查中非常重要。Echo Commands 选上时在执行DRC的同时在CIW窗口中显示DRC文件。Rules File 指明DRC规则文件的名称,默认为divaDRC.rulRules Library 这里选定规则文件在哪个库里。Mach

18、ine 指明在哪台机器上运行DRC命令。local 表示在本机上运行。对于我们来说,是在本机运行的,选local。remote 表示在远程机器上运行。Remote Machine Name 远程机器的名字。,版图验证工具DIVA,Diva 查错:错误在版图文件中会高亮显示,很容易观察到。另外也可以选择Verify-Markers-Find菜单来帮助找错。单击菜单后会弹出一个窗口,在这个窗口中单击apply就可以显示第一个错误。同样,可以选择Verify-Markers-Explain来看错误的原因提示。选中该菜单后,用鼠标在版图上出错了的地方单击就可以了。也可以选择Verify-Markers

19、-Delete把这些错误提示删除。,版图验证工具DIVA,版图验证工具DIVA,分析错误(Explain),版图验证工具DIVA,版图验证工具DIVA,Extractor,版图验证工具DIVA,Extractor 功能提取器件和互联信息用于 ERC 或 LVS提取网表提取有寄生参数的版图网表用于模拟提取层次FlatHierarchicalMicro,版图验证工具DIVA,Extractor 界面,版图验证工具DIVA,版图验证工具DIVA,LVS,版图验证工具DIVA,LVS,版图验证工具DIVA,LVS Check,版图验证工具Dracula,Dracula(吸血鬼)是 Cadence 的一

20、个独立的版图验证工具,它采用批处理的工作方式。Dracula 功能强大,目前被认为布局验证的标准,几乎全世界所有的 IC 公司都拿它作 sigh-off 的凭据。特别是对整个芯片版图的最后验证,一定要交由 Dracula 处理。,版图验证工具Dracula,Basics of Dracula Verication版图验证与工艺相关-需要工艺信息数据库版图验证输入-版图数据(GDSII格式);网表信息(用于LVS);工艺相关信息验证方式-Incremental VS Full chip Hierarchical VS Flatten Online VS offline,版图验证工具Dracula

21、,Dracula 主要功能:1设计规则检查DRC*2电气规则检查ERC3版图&原理图一致性检查LVS*4版图参数提取LPE5寄生电阻提取PRE,版图验证工具Dracula,Dracula 的处理流程,版图验证工具Dracula,How to Use Dracula Tool创建/获取命令文件;填充设计数据信息;编译命令文件;提交执行文件;查询验证结果报表并修改错误;,版图验证工具Dracula,版图GDSII 格式转换 WHY:Dracula 处理对象是GDSII文件操作步骤:执行:CIWFileExportStream弹出如下窗口:,版图验证工具Dracula,运行目录,输出文件名,What

22、 is this?,版图验证工具Dracula,It is this,the two units should be consistent!,These two items should be changed according to your design,版图验证工具Dracula,Dracula-DRC,Function of DRC检查布局设计与制程规则的一致性;基本设计规则包括各层width,spcing及不同层之间的spcing,enclosure等关系;设计规则的规定是基于process variation,equipment limitation,circuit reliabi

23、lity;特殊情况下,设计规则允许有部分弹性;,Dracula-DRC,Find DRC Errors with InQuery,Dracula-DRC,Dracula DRC 验证步骤:把版图的GDII文件导出到含有DRC规则文件的目录(run directory)下;更改DRC文件中的INDISK和PRIMARY值;在xterm中,进入含DRC规则文件的运行目录下,依次输入如下命令:%PDRACULA%:/get DRC文件名%:/fi%,Dracula-DRC,打开待检验单元的版图视图,在工作窗口选择ToolsDracula Interface(对于4.45以下版本,选择Tools-In

24、Query),工具菜单里多出DRC、LVS等项。,Dracula-DRC,选择DRC-setup,弹出如下图所示对话框,在Run Directory栏中填入运行DRC的路径后,点OK,打开的版图中会出现错误标记。,Dracula-DRC,Dracula-LVS,Dracula LVS(包含器件提取)步骤:1.把版图的GDSII文件导出到含有LVS规则文件的目录;2.把单元的hspice网单文件导出到含有LVS规则文件的目录;3.更改LVS规则文件中的INDISK和PRIMARY值;4.在控制终端的含LVS规则文件的目录下输入:LOGLVS:cir 网单文件名,Dracula-LVS,%:con

25、 原理图单元名%:x%PDRACULA%:/get LVS规则文件名%:/fi%,Dracula-LVS,LVS 比较结果查看:按上述步骤执行完LVS后,工作目录下会生成名为lvsprt.lvs的文件,打开此文件可以查看LVS结果报告。如果版图与电路图匹配,会显示“LAYOUT AND SCHEMATIC MATCHED”,否则,会列出Discrepancy项,并注有不能匹配的部分在版图中的坐标和网单中的器件名。,Dracula-LVS,InQuery for LVS Setup environment for lvs,Dracula-LVS,Select error,Dracula-LVS,

26、Display net or device,Dracula-LVS,SchematicCDL网表转换:CIW-FileExportCDL,Dracula-LVS,Remarks,Layout Design Setup for the Design Workflow for the Cell-based Design Concept of Hierarch DesignLayout Verification Setup for the Verification Consistent Node Name Debug with Design Rule in Mind,Remarks,Experiment Demo Design Stytle Capture Process,

展开阅读全文
相关资源
猜你喜欢
相关搜索
资源标签

当前位置:首页 > 生活休闲 > 在线阅读


备案号:宁ICP备20000045号-2

经营许可证:宁B2-20210002

宁公网安备 64010402000987号