《《教案运算电路》PPT课件.ppt》由会员分享，可在线阅读，更多相关《《教案运算电路》PPT课件.ppt（72页珍藏版）》请在三一办公上搜索。
1、计算机结构与逻辑设计,吴健雄学院09级,（第九次课）,测验评述,P.409 题 3.43,Q1 Q2 Q3 Q4 COEN LD 74161CI CR D1 D2 D3 D4,Q1 Q2 Q3 Q4 COEN LD 74161CI CR D1 D2 D3 D4,Vcc,&,求下面计数器的模,0,1,3,4,5,6,7,8,162,163,-,M=16 10+3 1+1=160+3+1=164,看清功能表，判断是同步置零还是异步清零，是模10 还是模16 同步置0 的模 M=反馈码+1 异步清0 的模 M=反馈码计数器应是下标大的为高位（MSB)，其状态图应按二进制顺序排列，而移位寄存器则通常不
2、分大小，只分左右，因而通常按视觉排。,错误情况,把反馈方式弄错M=163把状态码弄反,&,Q0 Q1 Q2 Q3 CO Q0 Q1 Q2 Q3 CO,M=0101 x 16+1100 x 1+1=93,1 1 0 0 0 1 0 1,Q3-Most Significant Bit(MSB)最高有效位Q0-Least Significant Bit(LSB)最低有效位,&,Q0 Q1 Q2 Q3 CO Q0 Q1 Q2 Q3 CO,M=11000101+1=197,低位,高位,x,1 1 0 0 0 1 0 1,&,Q0 Q1 Q2 Q3 CO Q0 Q1 Q2 Q3 CO,M=1010+001
3、1+1=10+3+1=14,低位,高位,1 1 0 0 0 1 0 1,CI,对进位概念不清,&,Q0 Q1 Q2 Q3 CO Q0 Q1 Q2 Q3 CO,认为第二级计数器是模5，第一级计数器是模12,低位,高位,1 1 0 0 0 1 0 1,CI,对进位概念不清,（15+5）5+3）2=206,P.413 题 3.64 画状态图,BIN/OCT2 01 10 2 3 4&5 EN 6 7,Vcc,100,&,Z,输出在A2A1A0为001和110 时输出1，即在Q1Q2Q3为100和011时输出1,错误分析,1）状态图中有重复状态,0000,1000,1100,1110,1111,011
4、1,0011,1001,1100,错误分析,0000,1000,1100,1110,1111,0111,0011,1001,1100,2）状态循环中多出一个状态,状态不可有二义性,1100状态有两个次态，电路将无所适从,1100状态将占有两个时钟周期，输出序列被更改。,错误分析,0000,1000,1100,1110,1111,0111,0011,1001,3）状态与译码器地址码的对应关系错了,也有可能是把输出Zn当成了Zn+1,错误分析,4）即刻输出出现的时间,状态时间,Zn=f(Xn,Sn)S n+1=g(Xn,Sn),Xn Sn Sn+1 Zn,Zn应属于Tn状态时间,米里型与摩尔型,米
5、里型Z=f(Qn,Xn)摩尔型Z=f(Qn)与Xn无关,状态图画法,一个状态对应一个确定的输出,本题应为摩尔型,/0,/0,/0,/0,/1,/1,/1,/0,原则上正确，但不建议使用,错误分析状态图的标注,一般要有2n个状态（n是触发器的个数）。每个状态应有2k条向外的迁移线（k是外输入的个数)。,A,B,C,D,E,00/,01/,10/,11/,X1X2/,标注为 X/Z（迁移条件）状态示例,Q3Q2Q1,无输入应用/z的形式。,有人不加“/”号,有人另用一图表示输出,独立状态,无输出,本题没有外输入，有人把DS=Q4Q2当成外输入是错的。,外输入是其他电路或外部设备所提供的信号，而不是
6、本电路自己产生的信号。,有二人把移位寄存器当作计数器来做0000 0001 0010 0011,0000,0000 0001 0010 0011 0100,0001,0010,0011,0100,0000,0001,0000,0000 0001 0010 0011 0100,0001,0010,0011,0100,0000,0001,0010,01110000,10000000,CP低位计数高位计数 C0,1001,0000,0000,0001,00010001,00100001,01110000,10000000,1001,00000001,0001,00010001,00100001,CP
7、低位计数高位计数 C0,键盘译码电路,一个按键就是一个开关,输出应为BCD码,键盘译码实际是一个16线-4线的编码器,设计思路,通常的意义,编码器,01#,Vcc,B3B2B1B0,实际情况,0010,0 1 0 0,检 测,800100100,要设计的内容,1。扫描信号发生器,方法：,4 位环形计数器,2 位BCD计数器+2-4 线译码器,2。编码输出,方法：,组合逻辑设计,先译码再编码,译码方法：,8输入与门,2输入与门,工程问题,1。每按一次会有多个脉冲输出 每个脉冲的时间也偏短,00100100,10000000,01000000,00010000,只要一个，怎么办？,用基本触发器形成
8、脉冲,“1”,工程问题,2。开关消抖问题,输出抖动,加基本触发器 参考图3.4,加合适频率的时钟信号,其他措施,扫描到一个信号后将扫描信号闭锁 令扫描信号源处于保持状态 在扫描信号输入端加一个控制门使输出与系统时钟同步,“1”,时钟系统,自学检查,一，复习题,基本运算电路通常是组合逻辑电路还是时序逻辑电路？为什么?,数据的处理、存储、传送,记忆元件,运算电路是否一定要采用最小化设计？,设计芯片越简越好制作电路不一定,多位加法器电路有哪些设计方法？各有什么优缺点？,行波进位方式,时序概念同理于仿真过程,1 1 0 1 P+1 0 1 1 Q,1 0 0 0 0 CI,0 1 1 0 S1 0 0
9、 1 CO,1 0 0 1 0,1 1 0 1 P+1 0 1 1 Q,1 0 1 0 0 1 0 1 1,1 0 1 1 0,1 1 0 1 P+1 0 1 1 Q,0 0 0 0 1 1 1 1,1 1 1 1 0,1 1 0 1 P+1 0 1 1 Q,1 0 0 0 1 1 1 1,叙述超前进位的思想（不要具体描述）,总进位输出由各级全加器所生成的CGi与CPi经门电路产生,各级全加器各自产生自己的CGi和CPi,移位的软件实现方法与硬件实现方法各是怎样的？试比较它们的优、缺点。,试叙述比较电路的设计思想，在多片4 位比较器的级联时如何体现？,BCD加法运算的基本修正方法是怎样的？如用
10、余3码实现加法运算有什么好处?,（0101）b+(0101)b=(1010)b（0101）bcd+(0101)bcd=(0001,0000)bcd,(1000)e+(1000)e=(0011+1，0011)e(1000)b+(1000)b=(+1,0000)b,(0011)e+(0011)e=(0011)e(0011)b+(0011)b=(0110)b,须修正（+6）,减法在加法ALU中如何实现？请就图4.14作一说明?,加负数与做减法的区别？,乘法运算有哪些实现方法？请从速度与成本对其作一比较。,请对连加法实现乘法运算的实现过程，ALU的组织，所需的命令作一介绍。,命令是什么？命令怎样控制一
11、个操作的运行？对移位寄存器可以施加哪些命令？怎样加？,请解释图4.29电路中1.MC14561是什么电路？如何设计？（几种设计方法的优缺点）2.触发器起什么作用？3.用集成移位寄存器设计图中的移位电路,集成ALU的功能表有何启示？,学习总结,一三章基础（理论，方法）四八章应用,数字电路的基础 布尔代数 逻辑函数 组合电路 时序电路,基本理论,基本方法,定 描述方法 单元 常用 分 设 义 真值表 逻辑方程 卡诺图 状态图 语言 器件 器件 析 计组合电路时序电路,应用部分的学习方法,抓基本概念 基本方法 基本思路 基本应用 基本技能,本章可总结出两个要点：,运算电路通常是组合逻辑电路，用组合逻
12、辑电路的设计方法设计或用最基本的运算单元组合设计。,运算ALU由运算电路和寄存器组成思路数据（经处理）在寄存器之间的传递。结构取决于所采用的算法。运算过程由控制器发出命令来完成。这也是一个数字系统或复杂数字电路的设计方法。,其他常识,1。速度与成本的矛盾；2。BCD码运算的思路。,布置自学与实验,自学内容,自学范围 第五章 5.1 5.3 重点:5.1,5.2,5.1主存的基本结构何谓线性译码?其特点如何?双向译码与线性译码的区别?其存储单元有何区别?RAM字、位扩展方法与译码器扩展方法的关联.SRAM 与DRAM的原理和读写方式有何区别?各有什么优、缺点?,自学内容(思考题),5.2ROM是什么？有哪些用途？PROM为什么能实现组合逻辑电路？它与CPLD有何异同？5.3能做存储器使用器件应具有什么特征？设想还有什么可做存储器使用？对各种存储器的速度、成本做比较？,参考练习题,基本题5.15.3,5.85.20,5.26,5.28 5.29扩展题5.4 5.7,5.21 5.25,5.27,测验题,设计一个2bits乘法电路 F=A（2bits）B（2bits）方法不限。,
