《《有源泄放电路》PPT课件.ppt》由会员分享，可在线阅读，更多相关《《有源泄放电路》PPT课件.ppt（66页珍藏版）》请在三一办公上搜索。
1、1,第二章 门 电 路,本章的重点：1半导体二极管和三极管（包括双极性和MOS型）开关状态下的等效电路和外特性。2TTL电路的外特性及其应用。3COMS电路的外特性及应用。本章的难点:TTL电路的外特性是本章的一个难点，同时也是一个重点。尤其是输入端采用多发射级三极管结构时，对输入特性的全面分析比较复杂。从实用的角度出发，只要弄清输入为高/低电平时输入电流的实际方向和数值的近似计算就可以了。,2,第二章 门 电 路,第一节 概述,门电路：实现基本逻辑运算和复合逻辑运算的单元电路。,门电路的两种输入，输出电平：高电平、低电平。它们分别对应逻辑电路的1,0状态。,负逻辑：0代表高电平；1代表低电平
2、。,高电平,低电平,正逻辑：1代表高电平；0代表低电平。,3,根据制造工艺不同可分为单极型和双极型两大类。,门电路中晶体管均工作在开关状态。,首先介绍晶体管和场效应管的开关特性。,然后介绍两类门电路。,注意：各种门电路的工作原理，只要求一般掌握；而各种门电路的外部特性和应用是要求重点。,当代门电路（所有数字电路）均已集成化。,4,第二节 半导体二极管和三极管的开关特性,一、二极管的开关特性,1.开关电路举例,2.静态特性,伏安特性,等效电路,在数字电路中重点在判断二极管开关状态，因此必须把特性曲线简化。（见右侧电路图）,有三种简化方法：,输入信号慢变化时的特性。,5,第一种,第三种,0.5V,
3、第二种,VON 0.7V,6,3.动态特性,当外加电压突然由正向变为反向时，二极管会短时间导通。,这段时间用tre表示，称为反向恢复时间。,输入信号快变化时的特性。,它是由于二极管正向导通时PN结两侧的多数载流子扩散到对方形成电荷存储引起的。,7,二、半导体三极管的开关特性,（一）双极型三极管的开关特性,1.静态特性,可用输入输出特性来描述。,基本开关电路如图：,可用图解法分析电路：,输入特性,输出特性,8,VON(0.7V),ibIBS,ic=ICEO(=0),iB=0,ic=iB,=VCE(sat)=0.3V 0V,反,反,反,正,正,正,Ib IBS=ICS/,=VCC-iCRC,开关特
4、性可归纳为下表：,也是“特点”的一部分,9,2.动态特性,等效电路,当输入信号使三极管在截止和饱和两种状态之间迅速转换时，三极管内部电荷的建立和消散都需要时间，因而集电极电流的变化将滞后于输入电压的变化。从而导致输出电压滞后于输入电压的变化。也可以理解为三极管的结电容起作用。,注意：三极管饱和越深，由饱和到截止的延迟时间越长。,饱和时,截止时,10,（二）MOS管的开关特性,1.MOS管的工作原理,(Metal-Oxide-Semiconductor Field-Effect Transistor)称为：金属氧化物半导体场效应管或绝缘栅场效应管,导电沟道(反型层),源极Source,漏极Dra
5、in,栅极Gate,称为N沟道增强型场效应管,导电沟道将源区和漏区连成一体。此时在D,S间加电压，将形成漏极电流iD。,当 大于VGS(th)时，将出现导电沟道。VGS(th)称为开启电压，与管子构造有关。,显然，导电沟道的厚度与栅源电压大小有关。而沟道越厚，管子的导通电阻RON越小。因而，若 不变，就可控制漏极电流iD。,因此，把MOS管称为电压控制器件。,11,输出特性,2.输入输出特性,恒流区,恒流区中iD只受 控制，其关系式为：,相应曲线称为转移特性。,空间电荷区,截止区,VDS=0V出现沟道。,VDS增加，则沟道“倾斜”（阻值增加）。,VGD=VGS(th)时，沟道“夹断”。,VDS
6、再增加时，夹断点向源区移动，但iD不变。,输入特性可不讨论。,可变电阻区,夹断点,VGS(th)=2V,设 5V,同理可求出栅源电压为4V和3V时的夹断点。,它也有三个工作区,固定电阻,固定电阻,夹断,12,3.MOS管的基本开关电路,当=VDD时，MOS管导通。,当=0V时，MOS 管截止，=VDD；,MOS管工作在可变电阻区。,若，则,回下页,VDD,13,静态特性三个工作区。,等效电路如图，其中CI为栅极输入电容。约为几皮法。,动态特性延迟作用。,由于是单极型器件，无电荷存储效应。动态情况下，主要是输入电容和负载电容起作用，使漏极电流和漏源电压都滞后于输入电压的变化。其延迟时间比双极型三
7、极管还要长。,可变电阻区：,截止区：,恒流区：,4.MOS管的开关特性及等效电路,电路图,14,5.MOS管的四种类型,(1)N沟道增强型,(2)P沟道增强型,(3)N沟道耗尽型,(4)P沟道耗尽型,开启电压,夹断电压,P沟道增强型：,15,16,第三节 最简单的与、或、非门电路,由于这些电路有严重的缺点，在集成电路中并不使用，但可帮助理解集成门的工作原理。,一、二极管与门,设：VCC=5V,VIH=3V,VIL=0V,VA=VB=0V,D1,D2导通，VY=0.7V,VA=VB=3V,D1,D2导通，VY=3.7V,VA=3V,VB=0V,D2导通，D1截止，VY=0.7V,VA=0V,VB
8、=3V,D1导通，D2截止，VY=0.7V,缺点：1.电平偏移；2.负载能力差。,17,二、二极管或门,D1,D2截止,D1,D2导通,D1截止,D2导通,D1导通,D2截止,18,三、三极管非门,解：,方法1:求基极回路戴维南等效电路。,方法2:直接求解。,1.=0V,1.=0V,0V,T截止，,=VCC=5V,2.=5V,可判断T导通,19,20,第四节 TTL门电路,一、TTL反向器的电路结构和工作原理,1961年美国德克萨斯仪器公司首先制成集成电路。英文Integrated Circuit,简称IC。,集成电路的优点：体积小、重量轻、可靠性高，功耗低。目前单个集成电路上已能作出数千万个
9、三极管，而其面积只有数十平方毫米。,按集成度分类：,小规模集成电路SSI:Small Scale Integration;,中规模集成电路MSI:Medium Scale Integration;,大规模集成电路LSI:Large Scale Integration;,超大规模集成电路VLSI:Very Large Scale Integration,按制造工艺分类：,双极型集成电路；,单极型集成电路；,我们介绍TTL电路。,我们介绍MOS电路。,TTL(Transistor-Transistor Logic):三极管三极管逻辑电路。,21,1.电路结构（以74系列非门为例）,2.工作原理,输
10、入级,中间级,输出级,推拉式（push-pull）、图腾柱（totem-pole）输出电路,VCC=5V,VIH=3.4V,VIL=0.2V,T1导通，深饱和,T2,T5截止。因为T5有漏电流，可等效为大电阻。,T4导通，忽略R2压降，可求出,=3.6V=VOH,=VIH:,=VIL:,0.9,0.3,0.7,1.4,2.1,4.1?,3.4,0.2,T1的BE结截止、BC结导通；T2、T5导通。,T4截止，因此T5饱和。,T2:ICS=4V/1.6K=2.5mA;iB=2.9v/4k=0.72mA=20 所以，T2饱和。,=0.2V,1.0,22,二、TTL反向器的静态特性,（一）电压传输特
11、性,CD段中点的输入电压称为阈值电压，用VTH 表示。,B点：=0.6V，AB段称为截止区；,C点：=1.3V，BC段称为线性区；,D点：=1.4V，CD段称为转折区；,DE段称为饱和区；,23,输入端噪声容限,高电平噪声容限：,低电平噪声容限：,对于74系列门电路，VNH、VNL都不小于0.4V。,VOH(min),VOL(max),VIL(max),VIH(min),2.4V,0.4V,0.8V,2.0V,设定VOH(min)求出VIL(max),设定VOL(max)求出VIH(min),24,（二）输入特性,IIL称为输入低电平电流。,IIS称为输入短路电流=0V的输入电流。,IIH称为
12、输入漏电流。,输入电压为负时，基本是保护二极管的伏安特性。,IIH,输入为0.2V时,输入为3.4V时,输入为其他电压时,IIL,IIS,输入电压小于0.6V时，计算IIL的公式仍然成立(把VIL换为），是一直线方程。,25,（三）输入端负载特性,当 小于0.6V时,当=1.4V时，T2、T5均已导通，T1基极电位被钳在2.1V而 不再随RP增加，因 此 也不再随RP增加。,当RP较小时，这是直线方程,返回,26,例：计算图中电阻RP取值范围。已知：VOH=3.4V,VOL=0.2V,VIH(min)=2.0V,VIL(max)=0.8V。,解：,当=VOH时，要求 VIH(min),VOH-
13、IIHRP VIH(min),=VOL+RP(VCC-VBE VOL)/(R1+RP),当=VOL时，要求 VIL(max),VIL(max),RP 0.69K,RP 35K,对于74系列，当RP=2K 时，就达到1.4V。,综合两种情况RP应按此式选取,27,（四）输出特性,1.高电平输出特性,T4饱和前，VOH基本不随iL变，T4饱和后，VOH将随负载电流增加线性下降，其斜率基本由R4决定。,2.低电平输出特性,受功耗限制，74系列门输出高电平时最大负载电流不超过0.4mA。,T5饱和，c-e间等效电阻不超过10欧姆，因此直线斜率很小。,28,例：计算G1能驱动的同类门的个数。设G1满足：
14、VOH=3.2V,VOL=0.2V。,16,解：,N1=16/1=16,G1输出低电平,G1输出高电平,G1输出高电平时，最大允许输出电流为0.4mA；,每个负载门输入电流为IIH,不超过0.04mA;故：,N2=0.4/0.04=10,综合N1,N2,应取N=10,N称为门的扇出系数。,每个负载门电流,G1门电流,29,三、TTL反向器的动态特性,1.传输延迟时间,延迟作用是由晶体管的延迟时间，电阻以及寄生电容等因素引起的。,tPLH往往比tPHL大。,经常用平均传输延迟时间tPD来表示：,tPD=(tPLH+tPHL)/2,2.交流噪声容限,干扰信号作用时间短到与tPD相近时的噪声容限。,
15、此时，tW越小，允许的干扰信号幅值越大。,30,3.电源动态尖峰电流,静态电流：,ICCL=iB1+iC2,=(5-2.1)/4+(5-1)/1.6=3.2mA,ICCH=iB1,=(5-0.9)/4=1mA,在动态情况下，会出现T4和T5同时导通的情况，特别是输出由低电平跳变为高电平时。使电源电流出现尖峰脉冲。,此电流最大可达30多mA.,电源尖峰电流的不利影响：,1.使电源平均电流增加；,2.通过电源线和地线产生内部噪声。,31,四、其他类型的TTL门电路,（一）其他逻辑功能的门电路,1.与非门,T1为多发射极管。可等效为两个三极管。,其工作原理可从两方面分析：,(2)输入有低时，输出高电
16、平。,此时A,B两端并联，T1成为一个三极管，结论成立。,(1)输入全高时，输出低电平。,设A端输入0.2V，则TI基极电位为0.9V,此时无论B端状态如何，都不会影响T1基极电位。因此输出为高电平。,0.2V,0.9V,如果输入全悬空，输出为低电平。因此输入悬空等效为输入高电平。,32,2.或非门,或非门的原理可从两方面分析：,(1)输入全低，输出为高,A端为低电平，使T2截止；,B端为低电平，使 截止；,从而使T5截止，输出为高电平。,(2)输入有高，输出为低,若A端为高电平，使T2导通，此时无论 为何状态，都不会使T2截止。因此T5一定导通，使输出为低电平。,33,3.与或非门,在或非门
17、的基础上，增加与输入端，从而实现与或非逻辑。,34,4.异或门,红框中的电路控制T7的状态。因此，当T7截止时，电路就是以A,B为输入的与非门。,A,B两输入端的高电平分别通过T5和T4使T7截止。,说明输入A,B有高电平，就按与非门分析；,当A,B全低时，T4,T5全截止，使T7导通，输出低电平。,从右表可得出该电路为异或门。,35,（二）集电极开路门（电路）(OC),Open Collector Gate,目的：将门的输出端并联，实现线与：,普通TTL门输出端并联时，将产生过大的输出电流导致器件损坏。(此电流可达30多毫安。）,电路原理：,逻辑符号,使用时需外接电阻RL。,当输入有低电平使
18、T5截止时，只有很小的漏电流流入门里的T5的集电极。可认为此时门的输出端处于高阻状态。,电阻可接到其他电源，用 表示。如SN7407可接30V电压,很容易验证这是一个二输入端与非门。,36,负载电阻RL的计算,图中电阻RL以下连线称为总线。,这是用集电极开路门连成总线结构的典型电路。其中负载电阻RL只需用一个即可。,总线电位用 表示。,分=VOH和 VOL两种情况讨论：,总线。其电位，矩形框表示线与,当 VOH时,IOH,IIH,IRL,IRL=nIOH+mIIH,用上式求出RL的最大值。,37,当 总线为低电平VOL时：,当=VOL时,IR L,IL,VOL,IIL,由上式求出RL的最小值。
19、,RL在求出的范围内取值。取值偏大会降低工作速度；取值偏小会增加电源功耗。,为提高速度，就必须保持输出高电平时的低内阻特性。从而引出三态输出门(TS)。,只有一个门输出低电平是最不利情况。,38,（三）三态输出门电路（TS）,Three-State Output Gate,EN为使能端，高电平有效。,EN为高电平时:,若A,B都为高电平：,二极管D截止，对电路无影响，输出为低电平；,若A,B中有低电平：,T2,T5截止，二极管D导通,T4基极电位被钳在4.3V，T4导通，输出高电平，但电位为2.9V。,3.6V,4.3V,2.9V,4.3V,EN为低电平时:,T5截止；T4基极电位被钳在1V,
20、因此，T4截止。从而输出端出现高阻状态。,如EN端只有一个非门，则为低电平有效。,0.3V,39,在总线传输方面的应用如图。,接成总线方式时，在n个EN端中，每次最多只能有一个有效。,双向总线,40,四、TTL电路的改进系列,（一）74H系列,除了74系列外，TTL电路还有74H、74S、74LS、74AS和74ALS等系列。,又称为高速系列。,各改进系列都围绕提高速度和降低功耗两点进行。减小电阻值可提高速度，但是会明显增加功耗。,可见其各电阻值明显小于74系列。加上采用了复合管T3、T4，因此速度明显提高。但功耗增大更明显。,可参考表。,表中dp积是延迟功耗积（Delay-Power Pro
21、duct），可用于衡量门电路的综合指标。,41,（二）74S系列,又称为肖特基系列。,与74H系列比，有两点改进：,1.使用肖特基势垒二极管(Schottkey Barrer Diode)简称SBD;,2.采用有源泄放电路。,SBD特点：导通压降0.40.5V；无电荷存储；工艺与TTL兼容。,使用SBD后，三极管不会进入深饱和状态，从而提高速度；,42,有源泄放电路,T6和RB,RC构成有源泄放电路。其作用有二：提高速度；改善电压传输特性。,当T2,T5由截止转入导通时，T5早于T6导通，加速T5导通；缩短tPHL。,当T2,T5由导通转入截止时，处于饱和的T6为T5基极提供反向泄放电流，加速
22、T5截止。缩短tPLH。,有源泄放电路还改善了电压传输特性，因为有了T6后，T2不再先于T5导通。,43,（三）74LS系列,特点：,增加电阻值以减小功耗；,使用SBD以提高速度；,采用有源泄放电路以提高速度；,将T1改为SBD与门以提高速度；,增加D3,D4以提高速度。,缺点：,传输特性曲线转折区左移使阈值电压VTH降为1.1V左右；,输出低电平偏高，最大可达0.5V。74S系列也具有这一缺点。,44,返回5,返回6,返回8,45,多余输入端如何处理：,以与非门为例，,显然应使B=1，方法有：,1.接高电平；,2.接VCC；,3.悬空；,4.接大电阻，大于2K欧姆；,5.与A端并联。,若为或
23、非门，情况则不同。,另外：,46,第六节 CMOS门电路,一、反向器（非门）,（一）工作原理,N沟道管开启电压VGS(th)N记为VTN;,P沟道管开启电压VGS(th)P记为VTP;,要求满足VDD VTN+|VTP|;,输入低电平为0V；高电平为VDD;,（1）输入为低电平0V时；,T2截止；T1导通。iD=0，=VDD;,（2）输入为高电平VDD时；,T1截止；T2导通。iD=0，=0V;,输入与输出间是逻辑非关系。,Complementary-Symmetry MOS.互补对称式MOS电路。,47,特点：静态功耗近似为0；电源电压可在很宽的范围内选取。,在正常工作状态，T1与T2轮流导
24、通，即所谓互补状态。,CC4000系列CMOS电路的VDD可在318V之间选取。,48,1.电压传输特性,T2截止，T1导通,T1截止，T2导通,T1，T2都导通,阈值电压,转折区变化率大，特性更接近理想开关。,阈值电压为VDD 的一半，特性对称，因而输入端噪声容限较大。CC4000系列CMOS电路的噪声容限为：（允许输出电压变化百分之十）,VNH=VNL=30%VDD,特点：,49,2.电流传输特性,当T1,T2都导通时，iD不为0；输入电压为VDD/2时，iD较大，因此不应使其长期工作在BC段。,在动态情况下，电路的状态会通过BC段，使动态功耗不为0；而且输入信号频率越高，动态功耗也越大，
25、这成为限制电路扇出系数的主要因素。,50,(二)静态特性1.输入特性,由于MOS管栅极绝缘，输入电流恒为0，但CMOS门输入端接有保护电路，从而输入电流不为0。,由曲线可看出，输入电压在0VDD间变化时，输入电流为0；当输入电压大于VDD时，二极管D1导通；当输入电压小于0V时，二极管D2导通。,二极管D2和电阻RS串联电路的特性,二极管D1的特性,51,2.输出特性,(1)输出低电平,T2工作在可变电阻区，有较小的导通电阻，当负载电流增加时，该电阻上的压降将缓慢增加。,对于CC4000系列门电路，当VDD=5V时，IOL的最大值为0.51mA；而在74HC系列中，该值为4mA。,52,(2)
26、输出高电平,VOH=+VDD,与输出低电平类似，此时T1工作在可变电阻区；当负载电流增加时，T1的VDS增加，导致输出下降。,此时，IOH的最大值，与输出低电平时相同。,53,（三）动态特性,1.传输延迟时间,(1)MOS管在开关过程中无电荷存储，有利于缩短延迟时间；,(2)MOS管的导通电阻比TTL电路大的多，所以其内部电容和负载电容对传输延迟时间的影响非常显著。导通电阻受VDD影响，所以，VDD也影响传输延迟时间；,(3)C MOS门的输入电容比TTL电路大的多，因此负载个数越多，延迟时间越大；CMOS门的扇出系数就是受传输延迟时间和下面要介绍的动态功耗等动态特性限制的。,54,2.交流噪
27、声容限,3.动态功耗,与TTL电路类似，当噪声电压作用时间tW小于电路的传输延迟时间时，输入噪声容限VNA将随tW缩小而明显增大。,传输延迟时间与电源电压和负载电容有关，因此VDD和CL都对输入噪声容限有影响。,动态情况下，T1,T2会短时同时导通，产生附加功耗，其值随输入信号频率增加而增加。,定量估算可得动态功耗PC的公式：,PC=CLfV2DD,负载电容经T1、T2充、放电，也会产生功耗。,55,二、其他类型的CMOS门电路,1.与非门,特点：N沟道管串联、P沟道管并联；,设：MOS管的导通电阻为RON、门电路的输出电阻为RO。,输出电阻随输入状态变化。,使用带缓冲级的门电路可以克服上述缺
28、点。,2.或非门,特点：P沟道管串联、N沟道管并联；,输出高电平偏低,输出低电平偏高,此外，输入状态还会影响这两个门的电压传输特性。,（一）其他逻辑功能的CMOS门电路,56,（二）带缓冲级的CMOS门电路,1.与非门：,2.或非门,特点：输出电阻恒为RON；输出电平和电压传输特性都不受输入状态影响。,57,（三）漏极开路门电路（OD）,普通CMOS门不能接成线与形式。,OD门输出端只是一个N沟道管，因此可以按OC门的办法连成总线形式。,特点：,VDD1和VDD2可取不同值；,允许灌入电流较大。如：CC40107在VOL0.5V的条件下，允许灌入的最大电流可达50mA。,58,（四）CMOS传
29、输门和双向模拟开关,1.传输门,功能：可控制传输0VVDD间的模拟电压值。,设：传输门的导通电阻为RTG、管T1和T2的导通电阻分别为RON1和RON2。则：,RTG=RON1/RON2,=RL/(RTG+RL),若满足 RLRTG 则,C=0时，传输门截止；C=1,传输门导通。,59,分析原理。先分析只有一个管时的情况：,单管工作的缺点是：1.有死区；2.导通电阻随输入电压变化很大。,采用双管可克服这些缺点。,60,2.模拟开关,将电压传输系数定义如下：,采用改进电路的CMOS四模拟开关CC4066在VDD=15V时，RTG值不大于240。而且在 变化时，RTG基本保持不变。,目前，某些精密
30、CMOS模拟开关的导通电阻已降低到20 以下。,61,（五）三态输出的CMOS门电路,62,三、改进的CMOS门电路,1.高速CMOS电路,CMOS电路的优点是低功耗、高抗干扰能力。缺点是速度低。改进后的CMOS电路的速度已达到TTL电路的水平。,右图说明MOS管的寄生电容情况。,减小寄生电容是提高速度的关键。,关键措施是采用短沟道硅栅自对准工艺。,高速CMOS通用系列是54HC/74HC系列。,它们采用+5V电源，输出高低电平与TTL电路兼容。平均传输业延迟时间小于10nS。与TTL电路相当。,63,2.Bi-CMOS电路,双极型-CMOS电路的简称。Bipolar-CMOS。,逻辑部分采用
31、CMOS电路，输出部分采用双极型三极管。因此，它兼有CMOS电路低功耗和双极型电路低输出内阻的特点。,目前，Bi-CMOS反相器的传输延迟时间可达到1nS以下。,64,四、CMOS电路的正确使用,1.输入电路的静电防护,CMOS电路的输入保护电路承受静电电压和脉冲功率的能力有限。因此，在储存，运输，组装和调试过程中，仍需采取防静电措施。,(1)储存和运输不要使用化纤织物包装，最好用金属屏蔽层包装；,(3)不用的输入端不应悬空。,2.输入电路的过流保护,保护二极管只能承受1mA电流，因此下列三种情况下输入端要串入保护电阻。,(1)输入端接低内阻信号源；,(2)输入端接有大电容；,(3)输入端接长线。,(2)操作时使用的电烙铁等，要妥善接地；,65,3.CMOS电路锁定效应的防护,产生锁定效应将造成CMOS电路永久失效。可在输入、输出端接入钳位保护电路，在电源输入端加去偶电路。,应确保CMOS电路先通电、后断电。,66,GI输出低电平时：,GI输出高电平时：,解上述两式可得：,【题2.9】,1,RB,RC,5V,G1,4.7K,
