集成逻辑门电路.ppt

《集成逻辑门电路.ppt》由会员分享，可在线阅读，更多相关《集成逻辑门电路.ppt（150页珍藏版）》请在三一办公上搜索。

1、3 集成逻辑门电路,3.1 二、三极管开关特性,3.2 TTL集成逻辑门,3.3 CMOS集成门电路,3.4 逻辑门电路使用中的几个实际问题,3.1 二、三极管开关特性,3.1.1 二极管的开关特性,1.二极管的开关特性,二极管最重要的特性是单向导电性，即正向导通，反向截止。,二极管相当于一个受电压控制的开关。,二极管的模型,恒压模型,理想模型,理想模型,理想二极管的开关特性:,开关接通时，电阻为零；,断开时，电阻为无穷大。,tt渡越时间，反向恢复时间。,ts存储时间,tre=ts+tt 反向恢复时间,二极管的实际开关特性:,开关时间:一般为几十到几百纳秒。,(1)二极管与门,2.二极管逻辑电

2、路,(2)二极管或门,3.1.2 三极管的开关特性,1.动态开关特性,三极管这种在外加电压作用下，截止和饱和后的稳态模型，它反映了三极管的静态开关特性。,如果三极管只工作在截止状态，管子截止相当于开关断开。,如果三极管只工作在饱和状态，管子饱和相当于开关接通。,(1)静态开关特性,(2)动态开关特性,a.三极管开关电路图,b.三极管开关电路波形图,a)开关时间,延迟时间td 从uI上跳开始到iC上升到0.1ICS所需要的时间。,上升时间tr iC从0.1ICS上升到0.9ICS的时间。,接通时间ton td与tr之和。,存储时间tSiC从ICS下降到0.9ICS的时间。,关断时间toff ts

3、与tf之和。,下降时间tfiC从0.9ICS下降到0.1ICS的时间。,开关时间三极管的接通时间ton、关断时间toff，统称为开关时间。,开关时间越短，开关速度也就越高。,管子的结构工艺，外加输入电压的极性及大小。,b)影响开关时间的因素,c)提高开关速度的途径,制造开关时间较小的管子；设计合理的外电路。,通常toff ton、ts tf。因此控制三极管的饱和深度，减小ts是缩短开关时间、提高开关速度的一个主要途径。,给三极管的集电结并联一个肖特基二极管(高速、低压降)，可以限制三极管的饱和深度，从而使开断时间大大缩短。,将三极管和肖特基二极管制作在一起，构成肖特基晶体管，可以提高电路的开关

4、速度。,(a)电路图；(b)电路符号,2.晶体管逻辑电路,(1)反相器(非门),工作原理：,a.当uI高电平时，,晶体管饱和导通，,输出uO0,b.当uI低电平时,晶体管截止，,输出uOVCC,非门电平表,反相器的输出与输入关系可表示为,(2)与非门,将二极管与门和晶体管非门复合在一起可构成与非门。,同理，可将二极管或门和非门复合在一起可构成或非门。,(3)或非门,3.1.3 场效应管的开关特性,1.MOS场效应管(MOSFET)的开关特性,数字电路中普遍采用增强型的MOSFET。,当漏源电压uDS较高时：,当uGS大于UT，MOSFET工作在变阻状态，相当于开关接通。,栅源电压uGS小于开启

5、电压UT时，MOSFET处于截止状态，相当于开关断开；,MOSFET的开关模型,MOS场效应管的开关速度往往比双极型管低，但随着工艺的改进，集成CMOS电路的速度已和TTL电路不差上下。,2.MOS管开关电路,电阻负载反相器电路,a.当u1UT，T截止,uO=VDD(为高电平),b.当u1为高电平时，T导通。,输出为低电平,3.2 TTL集成逻辑门,1.集成电路(Integrated Circuit，简称IC),集成电路就是把电路中的半导体器件、电阻、电容及导线制作在一块半导体基片(芯片)上，并封装在一个壳体内所构成的完整电路。,数字集成电路就是用来处理数字信号的集成电路。,与分立元件电路相比

6、，集成电路具有重量轻、体积小、功耗低、成本低、可靠性高和工作速度高等优点。,2.集成电路的特点,3.数字集成电路的分类：,(1)按电路内部有源器件的不同可分为,a.双极型晶体管集成电路:,(a)晶体管晶体管逻辑(TTL-Transistor Transistor Logic),(b)射极耦合逻辑(ECL-Emitter Coupled Logic),(c)集成注入逻辑(I2L-Integrated Injection Logic),主要有:,b.MOS(Metal Oxide Semiconductor)集成电路,主要有：NMOS、PMOS和CMOS等几种类型。,目前已生产了BiCMOS器件，

7、它由双极型晶体管电路和MOS型集成电路构成，能够充分发挥两种电路的优势，缺点是制造工艺复杂。,TTL和CMOS集成电路的特点：,(a)TTL集成电路工作速度高、驱动能力强，但功耗大、集成度低；,(b)MOS集成电路集成度高、功耗低，但工作速度略低，超大规模集成电路基本上都是MOS集成电路。,(2)按集成度可分为,a.小规模集成电路(SSI-Small Scale Integration)，每片组件内包含10100个元件(或1020个等效门)。,b.中规模集成电路(MSI-Medium Scale Integration)，每片组件内含1001000个元件(或20100个等效门)。,逻辑门和触发

8、器是目前常用的SSI。,译码器、数据选择器、加法器、计数器、移位寄存器等组件是常用的MSI。,c.大规模集成电路(LSI-Large Scale Integration)，每片组件内含1000100 000个元件(或1001000个等效门)。,d.超大规模集成电路(VLSI-Very Large Scale Integration)，每片组件内含100 000个元件(或1000个以上等效门)。,常见的LSI、VLSI有只读存储器、随机存取存储器、微处理器、单片微处理机、位片式微处理器、高速乘法累加器、通用和专用数字信号处理器等。此外还有专用集成电路ASIC，如可编程逻辑器件PLD。PLD是近十

9、几年来迅速发展的新型数字器件，目前应用十分广泛，,4.集成逻辑门,集成逻辑门是最基本的数字集成电路，是组成数字逻辑的基础。,常用的集成门电路，大多采用双列直插式封装（Dual-In-line Package，缩写成DIP）。,集成门电路外形图,集成芯片表面有一个缺口（引脚编号的参考标志），如果将芯片插在实验板上且缺口朝左边，则引脚的排列规律为：左下管脚为1引脚，其余以逆时针方向从小到大顺序排列。,一般引脚数为：14、16、20等。,绝大多数情况下，电源从芯片左上角的引脚接入，地接右下引脚。,一块芯片中可集成若干个（1、2、4、6等）同样功能但又各自独立的门电路，每个门电路则具有若干个（1、2、

10、3等）输入端。,输入端数有时称为扇入（Fan-in）数。,(a)7404(六反相器)(b)7400(四2输入与非门),3.2.1 TTL与非门的内部结构及工作原理,输入级,输出级,中间级,1.TTL与非门的内部结构,输入级由多发射极晶体管T1和基极电组R1组成，它实现了输入变量A、B的与运算。,(1)输入级,多射极晶体管的等效电路,中间级是放大级，由T2、R2和R3组成，T2的集电极C2和发射极E2可以分提供两个相位相反的电压信号，以满足输出级的需要。,(2)中间级,输出级由T3、T4、D和R4组成，其中其中D、T4作为由T3组成的反相器的有源负载。T3与T4组成推拉式输出结构，具有较强的负载

11、能力。,(3)输出级,2.TTL与非门的功能分析,(1)输入端至少有一个为低电平(UIL=0.3V),接低电平的发射结正向导通。,则T1的基极电位:,UB1=UBE1+UIL=0.7+0.3=1V,为使T1的集电结及T2和T3的发射结同时导通，UB1至少应当等于,UB1=UBC1+UBE2+UBE3=2.1V,T2和T3必然截止。,因此有,UC25V,该电压使T4和D处于良好的导通状态。,输出电压,UO=UOH=UC2-UBE4-UD=3.6V,等于高电平(3.6 V),当UO=UOH时，称与非门处于关闭状态。,UB1=UBC1+UBE2+UBE3=2.1V,T2和T3 处于饱和状态,因此,(

12、2)输入端全部接高电平(UIH=3.6V),T1的集电结及T2和T3的发射结会同时导通,T1的所有发射结均截止,T2的集电极电位为：,UC2=UCES2+UBE3 0.3+0.7=1V,T4和D截止。,输出电压UO为：,UO=UOL时，称与非门处于开门状态。,UO=UOL=UCES50.3V,由此可见，该电路的输出和输入之间满足“与非”逻辑关系,综上所述:,当输入端至少有一端接低电平(0.3V)时，输出为高电平(3.6V)；,当输入端全部接高电平(3.6V)时，输出为低电平(0.3 V)。,(3)多发射极三极管的功能,a.完成与的逻辑功能。,b.便于制造。,c.提高电路的开关速度。,(4)TT

13、L与非门具有较高的开关速度的主要原因：,a.采用了多射极管T1,缩短了T2和T3的开关时间。,当输入端全部为高电位时，T1处于倒置工作状态。此时T1向T2提供了较大的基极电流，使T2、T3迅速导通饱和；,当某一输入端突然从高电位变到低电位时，Ib1转而流向T1低电位输入端，该瞬间将产生很大的集电极电流Ic1，为T2和T3提供了很大的反向基极电流，使T2和T3基区的存储电荷迅速消散，因而加快了T2和T3的截止过程，提高了开关速度。,(a)当T2由饱和转为截止时，T4和D导通。由于T4是射随，T3的集电极电阻很小，此时瞬间电流很大，从而加速了T3管脱离饱和的速度，使T3迅速截止。,b.采用了推拉式

14、输出电路，加速了T3管存储电荷的消散过程。,(b)与非门输出低电平时T3处于深饱和状态，输出电阻很低；而输出高电平时T4、D导通，组成射极跟随器，其输出电阻也很低，因此无论哪种状态输出电阻都很低，都有很强的带负载能力，还能进一步加快开关速度。,当输出为逻辑时，T3深饱和，可以接受较大的灌电流，负载电容上的电荷能以很快通过它放电，从而使输出电压下降沿很陡；,当输出为逻辑1时，T4导通，T3截止，也能够向负载提供大的驱动电流。,T4管的低内阻可以使电源很快得向负载电容充电，从而获得很好的上升沿。,推拉输出结构使TTL门电路能够驱动较大的电容负载而不致严重影响其开关速度。,3.2.2 TTL与非门的

15、外特性及有关参数,1.电压传输特性,反映输出电压uo随输入电压ui变化的规律。,以Q1、Q2两点为界，可将此图分为三个区域。,图中Q1和Q2点处的斜率 duO/duI=1,是传输特性的转折点。,区域(uI0.6V)：,输出高电平UOH。,uO基本不随uI而变，,UOL基本上亦与uI无关。,区域(uI1.4V):,输出低电平UOL；,区域(0.6VuI1.3V):,uO急剧地随uI变化。,区域称为过渡区。,几个重要参数：,(1)关门电平Uoff（输入低电平最大值UILmax）,注意：在使用时，输入低电平绝不能大于Uoff，否则将引起逻辑混乱。,当uIUoff时，与非门电路的T3截止，相当于门关闭

16、，输出为高电平。,Uoff的典型值0.8V。,当uIUon时，与非门的T3导通，输出为低电平。,(2)开门电平Uon（输入高电平最小值UIHmin）,Uon的典型值为2V。,UOHmin等于Q1点在uO轴上的投影值。,(3)输出高电平下限值UOHmin,典型的UOHmin为2.4V。,UOLmax为Q2点在uO轴上的投影值。,(4)输出低电平上限值UOLmax,UOLmax的典型值为0.4V。,集成门的噪声容限UN分为高电平噪声容限UNH和低电平噪声容限UNL。,(5)抗干扰度,抗干扰度也称噪声容限，它反映电路在多大的干扰电压uN下仍能正常工作。,噪声容限简单表示,UNL=Uoff-UOLma

17、x=UILmax-UOLmax,UNH=UOHmin-Uon=UOHmin-UIHmin,TTL与非门典型的噪声容限为:,UNH=2.4V-2V=0.4V,UNL=0.8V-0.4V=0.4V,Uoff与Uon越接近，即Uon越小，Uoff越大，则UNH、UNL越大，抗干扰能力就越强。,(6)阈值电压Uth,典型值为1.4V。,Uoff=Uon=Uth,一定条件下，将与非门的电压传输特性理想化,认为:,Uth就是Q点在uI轴上的投影值。,2.输入特性,iI=f(uI),a.当uIVth时（忽略T1集电结的分流）,输入电流ii的绝对值将随输入电压ui的增加而减小。,iI=-(VCC-uBE1-u

18、I)/R1,iI流入信号源，对信号源形成灌电流负载。,b.当uI=Vth时,T1的发射结截止，输入电流iI急剧减小，并改变方向。,正向电流iI即是T1的漏电流。,iI流入TTL门，对信号源形成拉电流负载。,c.当uIVth时,T1将工作在“倒置”状态，其输入电流iI一般小于几十微安。,与输入特性有关的参数有:,(1)输入短路电流IIS,当UI=0时的输入电流称为输入短路电流。,典型值约为-1.5mA。,IIS反映了TTL与非门对前级驱动门灌电流的大小。,可以近似认为输入低电平电流IIL IIS。,(2)高电平输入电流IIH,IIH通常约几十微安。反映了对驱动它的门拉电流的多少。,当uIUth时

19、的输入电流称为高电平输入电流(也称为输入漏电流)。,反映输出电压uO随输出负载电流iL变化的关系。,3.输出特性,与非门输出有高、低电平两种状态，下面分两种情况分析输出特性。,(1)输出高电平时,T3截止，T4和D导通，iL为拉电流。,a.若空载时（iL=0）,输出为高电平,uOHVCC,由于iB4较小，uB4变化很小，uO与空载时相比，略有下降。,b.当负载电流比较小时,T4处于放大状态,uE4uB4,c.当iL足够大时,T4管进入饱和状态,输出电压,uO=VCC-UCES4-uD-iR4R4,uO随着iL增加而线性下降。,=VCC-（UCES4+uD）-iLR4,高电平输出特性,由高电平输

20、出特性曲线，可以得到集成门所允许的最大输出电流IOHmax。,UOHmin,(2)输出低电平时,输出电流iL从负载流进T3，形成灌电流。,T3饱和,a.当灌电流增加时,T3饱和程度减轻，,uO随iL增加略有增加。,b.当iL足够大时(70mA）,T3将退出饱和进入放大状态,uO随iL的增加而很快上升。,低电平输出特性,由低电平输出特性曲线可得：,低电平输出时最大输出端电流IOLmax,IOLmax为uOL=UOLmax所对应的iL。,(3)扇入系数和扇出系数,扇出系数反映了与非门的带负载能力。,a.扇入系数,扇入系数是指门的输入端数。,b.扇出系数N,扇出系数是指一个门能驱动同类型门的个数。,

21、a.当输出低电平时,(c)两者之比越大，扇出系数NL越大。,(a)IIS越小，对驱动门的负担越轻;,显然:,(b)IOLmax愈大，则带灌电流负载能力愈强;,b.当输出高电平时,UOHmin,一般由于NLNH，因此通常所说的扇出系数N即指NL。,c.TTL与非门总扇出系数,N=minNL,NH,No越大，说明门的负载能力越强。,标准TTL系列典型值为10。,4.动态响应特性（开关速度）,门电路输出对输入脉冲的响应称为门的动态特性。,描述动态特性参数：,(1)平均传输延迟时间tpd,tpd是衡量门电路工作速度的重要指标。,当输入端接入输入信号后，需要经过一定的时间td，才能在输出端产生对应的输出

22、信号。,td称为传输延迟时间。,(2)传输延迟时间td,从输入波形上升沿的50%到输出波形下降沿的50%之间的延迟时间，称为门的输出由高电平降到低电平的传输时延tPHL；,从输入波形下降沿的50%到输出波形上升沿的50%之间的延迟时间，称为门的输出由低电平升到高电平的传输时延tPLH。,(3)影响平均传输延迟时间tpd的主要因素,a.组件本身的结构和制造工艺;,b.电源电压的大小;,c.输出端所接的其它逻辑电路的输入电容和寄生的接线电容等。,d.门的输出等效电容愈大，tpd愈大。,典型TTL与非门的平均传输延迟时间tpd=1020ns。,5.电源电流及功耗,(1)电源电流,TTL集成门电路的供

23、电电源VCC为+5V;,VCC供给的电流叫电源电流，用IE表示；,IE小，则组件功耗就小;,但高功耗TTL门的开关速度较快。,功耗,功耗：组件工作时消耗的功率，它等于电源电压 VCC与电源电流IE之积。,电路在输入全0和全1时的功耗是不一样的，通常取其平均值。,要求低功耗与提高门电路的开关速度相矛盾。,常用功耗-时延积M作为衡量一个门的品质指标。,M=P tpd,M 值越大，表示组件的性能越差。,3.2.3 其它TTL集成逻辑门,1.集电极开路门(OC门),(1)TTL门输出端并联问题,1,0,当将两个TTL“与非”门输出端直接并联时：,注：TTL输出端不能直接并联。,产生一个大电流,a.抬高

24、门2输出低电平;,b.会因功耗过大损坏门器件。,(2)OC门的结构,省去T4、D和R4,国标符号,(3)OC门的电路符号,(4)功能分析,a.当输入端全为高电平时，T2、T3导通，输出F为低电平；,b.输入端有一个为低电平时，T2、T5截止，输出F高电平接近电源电压VC。,故 OC门完成“与非”逻辑功能。,输出逻辑电平：低电平0.3V，高电平为VC（530V）。,OC门使用时，必须外接“上拉电阻RC”和+VC相连。,(5)OC 门实现“线与”逻辑,由于这种“与”逻辑是两个OC门的输出线直接相连实现的，故称作“线与”。,(6)负载电阻RC的选择,保证OC门输出的高电平不低于UOHmin；,a.R

25、C的选取原则:,输出的低电平不大于UOLmax。,b.当多个OC门并联后为多个负载门提供输入信号时,(a)当n个驱动门全部输出UOH,(a)当n个驱动门全部输出UOH,为使UOHUOHmin，则必须使,即,故,(b)当n个驱动门全部输出UOH,这种情况对于导通门来说负载是最重的。因为,假设ICC和所有的负载电流全部流入唯一导通门的输出管T3。,所以,为保证IOL=IOLmax时，UOLUOLmax，应当使,即,故,式中，IOLmax是一OC门允许的最大灌电流。,综合上述两种情况，上拉电阻RC的取值范围是：RCminRCRCmax,(7)OC门的应用,a.实现多路信号在总线(母线)上的分时传输,

26、b.实现电平转换抬高输出高电平,UOL=UCES30.3V,UOHVC,由OC门的功能分析可知，OC门输出:,所以，改变电源电压可以方便地改变其输出高电平。,OC门的这一特性，被广泛用于数字系统的接口电路，实现前级和后级的电平匹配。,c.驱动非逻辑性负载,(a)用来驱动发光二极管(LED),(b)用来驱动干簧继电器,(c)用来驱动脉冲变压器,(d)用来驱动电容负载的，构成锯齿波发生器。,脉冲变压器与普通变压器的工作原理相同，只是脉冲变压器可工作在更高的频率上。,(d)用来实现“与或非”运算,用OC门实现“与或非”运算，要比用其它门的成本低。,b.由于它只能在RCmin和RCmax之间取值，开关

27、速度受到限制。,a.OC门的外接电阻的大小会影响系统的开关速度，其值越大，工作速度越低。,注意：,c.OC门只适用于开关速度不高的场合。,2.三态门(TS门或TSL门),(1)一种三态与非门的电路及逻辑符号,(a)电路；(b)常用符号；(c)国外流行符号；(d)国标符号,G端为控制端，也叫选通端或使能端。,A端与B端为信号输入端，F端为输出端。,图中：,(1)功能分析,a.当G=0(即G端输入低电平)时,晶体管V6截止，VD截止，相当于开路，不起任何作用。,这种状态是三态门的工作状态，也叫选通状态。,这时三态门和普通与非门一样，完成“与非”功能。,由于晶体管V4和V5同时截止，输出端相当于悬空

28、或开路。,b.当G=1(即G端输入高电平)时,V6饱和导通，VD导通，UC21V，V4截止。,同时UC6使V1管射极之一为低电平，V2、V5也截止。,由于输出端相当于悬空或开路。这时三态门相对负载而言呈现高阻抗，故称这种状态为高阻态或悬浮状态，也叫禁止状态。,在禁止状态下，三态门与负载之间无信号联系，对负载不产生任何逻辑功能，所以禁止状态不是逻辑状态。,禁止状态不是逻辑状态，三态门也不是三值逻辑门，叫它“三态门”只是为区别于其它门的一种“方便称呼”。,三态门的真值表,(2)三态逻辑门等效电路,(c)国际流行符号,(b)国标符号,(a)等效电路,(3)三态门分类,a.按逻辑功能分为,三态门逻辑符

29、号,三态与非门,三态非门(三态倒相门),三态与门,三态缓冲门,a.G为低电平时门工作，G为高电平时禁止。称为低电平使能；,三态门有两种控制模式：,b.G为高电平时门工作，G为低电平时禁止。称为高电平使能。,b.按其内部的有源器件分为,三态TTL门和三态MOS门。,实现多路数在总线上的分时传送。,(4)三态门的用途,a.三态门广泛用于数据总线结构,任何时刻只能有一个控制端有效，即只有一个门处于数据传输，其它门处于禁止状态。,b.双向传输,当E=0时，门1工作，门2禁止，数据从A送到B；,当E=1时，门1禁止，门2工作，数据从B送到A。,工作原理：,3.异或门:,异或门逻辑函数：,(a)国标符号(

30、b)曾用符号(c)国际流行符号,同或门逻辑函数：,(a)国标符号(b)曾用符号(c)国际流行符号,A B,4.各种TTL门的性能比较,TTL门主要有74系列，它是国际上通用的标准电路。,TTL门的品种可分为以下几类：,标准系列（74系列）,高速型（74H系列、74F）,低功耗型（74L系列）,肖特基（Schottly）型（74S系列）,低功耗肖特基型（74LS系列）,改进低功耗肖特基型（74ALS系列）,改进肖特基型（74AS系列）,TTL电路的各系列性能比较,3.2.4 使用TTL门的几个实际问题,1.输入端电阻对TTL门工作状态的影响,当uI0.7V时，uB1达到1.4V，T1的集电结和T

31、2的发射结导通，但T3仍截止。,当自零开始逐渐增加R，则uI和uB1随之增加，T2一直处于截止状态；,随着R增加，uI和uBI将继续增加。,当uI1.4V时T3导通，输出低电平。,这时uBI被钳制在2.1V，反过来使uI也限制在约1.4V。,以后再增加R，则uI基本上维持在1.4V不变，这时iR将随R的增加而相应减小。,典型TTL与非门的ROFF=0.7 kRON=2k,为使与非门可靠地工作在关门状态，R所允许的最大阻值叫该与非门的关门电阻，记作ROFF。,为使与非门可靠地工作在开门状态，R所允许的最小阻值叫该与非门的开门电阻，记作RON。,若R2 k，则该端相当于输入逻辑高电平。,在工程技术

32、中，常取,ROFF=0.5 kRON=2k,即 当TTL与非门的某一输入端通过电阻R接地时：,若R0.5k，则该端相当于输入逻辑低电平；,与非门7420在输出端空载情况下，实测的uI R和uOR关系曲线。,2.尖峰电流的影响,IEL和IEH分别为输出等于0和1时的电源电流。,电源中的尖峰电流,(1)尖峰电流对电路的影响,a.电路间相互影响会导致逻辑上的错误；,b.显著增加门的平均功耗。,常用的办法是在靠近门电路的电源与地之间接一滤波电容。,(2)解决办法,3.不使用的输入端的处理:,悬空?,容易受外界信号干扰,(1)与非门不使用输入端的接法,(2)或非门不使用输入端的接法,3.3 CMOS集成

33、门电路,CMOS（Complementary MOS）逻辑门电路是继TTL之后开发的一种数字集成器件。,由于CMOS的工作速度可与TTL相媲美，而CMOS的功耗和扇出数则远优于TTL，CMOS的抗干扰能力也比TTL强。因此，CMOS电路可能超越TTL而成为占主导地位的逻辑器件。目前，几乎所有的大规模集成电路都采用CMOS工艺制造，且费用较低。,国际上通用的CMOS数字电路主要有：,我国上海元件五厂也开发了CC4000B系列，CC4000B系列与国际上同序号产品可互换使用。,美国RCA公司开发的CD4000系列,美国摩托罗拉公司开发的MC14500系列（即4500）,后来发展了民用74高速CMO

34、S系列电路（54系列为军用系列），其逻辑功能及外引线排列与相应的TTL74系列相同，工作速度相当，而功耗却大大降低，,74HC系列,为CMOS电平。,74系列常用的有两类：,74HCT系列为TTL电平，可以与同序号TTL74系列互换使用。,不同系列CMOS门性能比较,3.3.1 CMOS反相器,1.CMOS反相器基本电路,因为PMOS和NMOS在电气和逻辑特性上互补，即PMOS的电压极性以及电流方向都与NMOS相反，因而得名互补MOS（即CMOS）反相器电路。,T1为NMOS管，称驱动管；,T2为PMOS管，称负载管。,电路由两个增强型MOS场效应管组成。,PMOS和NMOS由一个共同的信号控

35、制，所以对于任意输入逻辑（0或1）互补的两个管子必然一个导通。,a.当uI为低电平时,输出电压为高电平UOH VDD,由于MOSFET在截止时，其漏源极间的等效电阻109以上，而导通时，其等效电阻仅几千欧。,T1管截止，T2管导通。,两该电路实现了反相逻辑功能,b.当uI为高电平时,输出电压为低电平,T1管导通，T2管截止。,UOL 0V,2.CMOS反相器的电压传输特性,a.反相器的阈值电压为,UT1/2UDD,b.传输特性接近理想开关特性。,c.反相器噪声容限大，抗干扰能力强。,3.CMOS反相器的主要特点,(1)静态功耗低,反相器稳定工作时总是有一个管子处于截止状态，流过的电流为极小的漏

36、电流，因而静态功耗很低，有利于提高集成度。,由于过渡区变化陡峭，所以低电平噪声容限和高电平噪声容限近似相等。约为0.45UDD。,(2)抗干扰能力强,为了提高CMOS门电路的抗干扰能力，还可以通过适当提高UDD的方法来实现。,(5)CMOS非门传输延迟较大。,(3)电源电压工作范围宽，电源利用率高。,标准CMOS电路的电源电压范围很宽，可在318V范围内工作。,CMOS反相器的输出电压摆幅大，UOH=UDD,UOL=0V,CMOS门的扇出系数一般大于50。,(4)扇出能力强,+VDD,CL,uO,+,s1,s2,uI为高电平,uO,uI为低电平,CL,+,s1,s2,iL,iL,反相器电路,+

37、VDD,当考虑负载及连线等效电容CL时的等效电路,4.CMOS逻辑门,(1)CMOS与非门电路,(2)CMOS或非门电路,(3)CMOS与非门与CMOS或非门电路的比较,a.与非门的驱动管是由多个NMOS管串联构成，有几个输入端，就有几个管子串联，其输出低电平是各驱动管D、S极间导通电压的和。,故与非门的UOL的值较高，为保证UOL不超过UOLmin，其输入端一般不超过三个。,b.或非门的驱动管是由多个NMOS管并联构成的，有几个输入端，就有几个管子并联。其输出低电平是一个驱动管的D、S极间导通电压，增加输入端数，不会提高UOL的值。,或非门的输入端数不受UOL取值的限制。,因此，在CMOS数

38、字集成电路中是以或非逻辑为基础的。,3.3.2 CMOS传输门,1.CMOS传输门及符号,传输门（Transmission Gate，简称TG门）一种传输模拟信号（也包括数字信号）的模拟开关。,TP和TN结构对称。,其漏极和源极可互换。,两管的栅极由互补的信号C和 来控制。,2.工作原理,(1)当C接低电平0V，uI取010V范围内的任何值时,TN、TP均不导通，开关是断开的。,(2)当C端接高电压10V时,同时当uI在210V范围内变化时TP导通。,uI在08V范围内变化,TN导通,综上所述，当C接高电平时，uI在0VDD之间变化时，TP与TN始终有一个导通，即开关始终是接通的。,另外，由于

39、两个管子的漏极和源极是可互换的，因此，传输门是双向的，输入和输出可以互换。,3.4 逻辑门电路使用中的几个实际问题,1.各种门电路之间的接口,TTL电路和CMOS电路接口时，无论是用TTL电路驱动CMOS电路还是用CMOS电路驱动TTL电路，驱动门都必须为负载门提供合乎标准的高、低电平和足够的驱动电流。,(1)TTL电路与CMOS电路的接口,当多种逻辑器件混合使用时，一般需要考虑的是电平是否兼容以及带负载能力两方面。,a.用TTL电路驱动CMOS电路,(a)当用TTL电路驱动4000系列和HC系列CMOS电路(两者的电源电压相近)时，必须设法将TTL电路的输出高电平提升到3.5V以上。此时可以

40、在TTL电路的输出端接一个上拉电阻至电源UCC(+5V)。,如果CMOS电路的电源较高(UDDUCC)，TTL的输出端仍可接一上拉电阻，但需使用集电极开路门电路。,另一种方案是采用一个专用的CMOS电平移动器，它由两种直流电源UCC和UDD供电，电平移动器接收TTL电平(对应于UCC)，而输出CMOS电平(对应于UDD)，电路如图所示。,(b)用TTL电路驱动HCT系列和ACT系列的CMOS门电路时，因两类电路性能兼容，故可以直接相接，不需外加元件和器件。,(2)用CMOS电路驱动TTL电路,由于CMOS驱动电流较小(特别是输出低电平时)，所以对TTL电路的驱动能力很有限。例如，CD4069(

41、六反相器)只能直接驱动两个74LS系列门负载，,提高CMOS电路驱动能力常用的方法：,a.将同一封装内的门电路并联使用。,b.采用CMOS驱动器,c.采用CMOS漏极开路门(OD门),d.用三极管反相器作为接口电路，可用三极管电流放大器扩展电流驱动能力。,正确的接地对于降低电路的噪声是非常重要的。,2.接地问题,将电源地和信号地分开、强电与弱电地分开、模拟地和数字地分开。先将各自的地汇集在一点，然后将所有地线用最短的导线连在一起，实现单点接地，以避免相互影响。在印制电路板设计中，尽量加粗加宽地线，避免导线电阻造成各接地点电位不同。,通常采用的措施：,选择的依据主要是器件的技术参数、市场货源等。,3.集成门器件选择,依据设计要求来选用合适的器件；,