《交通灯控制器的设计.doc》由会员分享，可在线阅读，更多相关《交通灯控制器的设计.doc（9页珍藏版）》请在三一办公上搜索。
1、交通灯控制器的设计一，实验目的：1，掌握用状态机进行数字系统设计的基本方法。1,，设计一个交通灯控制器，并在实验箱上做演示。二，实验器材：装有Quartus 2软件的电脑一台，EDA教学实验系统一台，下载电缆一根。三，实验原理与内容： 利用Verilog HDL语言设计一个交通灯控制器模块，A方向和B方向各设红（red），黄（yellow）,绿（green）和左转（left）（用8个红LED中的两个代替）四盏灯。四种灯按顺序依次亮灭，并能将灯亮的时间以倒计时的形式显示出来。红灯绿灯黄灯左转A方向55秒40秒5秒15秒B方向65秒30秒5秒15秒设计思路： 利用一个状态机，来实现单一方向上的亮灯
2、顺序；利用一个2位BCD码减计数器，来实现单一方向上亮灯时得到及时控制器。四，硬件连接图：五，程序：/*分频模块*/module FP(clk,newclk); /1KHZ时钟信号clk，1HZ计时信号clkoutinput clk; output newclk; reg newclk; reg10:0 jnb; always(posedge clk) begin if(jnb=1000/2) begin jnb=0; newclk=newclk; end else jnb=jnb+1; endendmodule/*交通灯模块*/module traffic(CLK,EN,LAMPA,LAMP
3、B,ACOUNT,BCOUNT);input CLK,EN;output 3:0 LAMPA,LAMPB;output 7:0 ACOUNT,BCOUNT;reg tempa,tempb;reg 2:0 counta,countb;reg 3:0 LAMPA,LAMPB;reg 7:0 ared ,ayellow,agreen,aleft,bred,byellow,bgreen,bleft;reg 7:0 numa,numb;always (EN)if (!EN) /设置各灯的计数器预置数beginared =8d55;ayellow =8d5;agreen =8d40;aleft =8d15
4、;bred =8d65;byellow =8d5;bgreen =8d30;bleft =8d15;endassign ACOUNT=numa; assign BCOUNT=numb;always (posedge CLK) /控制A方向的灯 begin if(EN) begin if(!tempa) begin tempa=1; case(counta) /控制亮灯顺序 0:begin numa=agreen; LAMPA=2; counta=1; end1:begin numa=ayellow; LAMPA=4; counta=2; end 2:begin numa=aleft; LAMP
5、A=1; counta=3; end 3:begin numa=ayellow; LAMPA=4; counta=4; end 4:begin numa=ared; LAMPA=8; counta=0; end default:LAMPA1) if(numa3:0=0) begin numa3:0=4b1001; numa7:4=numa7:4-1; endelse numa3:0=numa3:0-1; if(numa=2) tempa=0; end end else begin LAMPA=4b1000; counta=0; tempa=0; end end always (posedge
6、CLK) /控制A方向的灯 begin if(EN) begin if(!tempb) begin tempb=1; case(countb) 0:begin numb=bgreen; LAMPB=8; countb=1; end1:begin numb=byellow; LAMPB=2; countb=2; end 2:begin numb=bleft; LAMPB=4; countb=3; end 3:begin numb=byellow; LAMPB=1; countb=4; end 4:begin numb=bred; LAMPB=4; countb=0; end default:LA
7、MPB1) if(!numb3:0) begin numb3:0=9; numb7:4=numb7:4-1; end else numb3:0=numb3:0-1; if(numb=2) tempb=0; end end else begin LAMPB=4b1000; countb=0; tempb=0; end endendmodule/*显示程序*/module led(clk1k,datain1,datain2,dataledout,ledsel);input 7:0 datain1; input 7:0datain2; input clk1k; reg 1:0cout; output
8、 reg 2:0ledsel;output 7:0dataledout;reg 7:0dataledout;always(posedge clk1k)begin case(cout) 2b00: begin if(datain1&8b11110000)=8b01100000) /show data 6 begin dataledout=8b10111110; ledsel=3b111; end else if(datain1&8b11110000)=8b01010000) /show data 5 begin dataledout=8b10110110; ledsel=3b111; end e
9、lse if(datain1&8b11110000)=8b01000000) /show data 4 begin dataledout=8b10111110; ledsel=3b111; end else if(datain1&8b11110000)=8b00110000) /show data 3 begin dataledout=8b11110010; ledsel=3b111; end else if(datain1&8b11110000)=8b00100000) /show data 2 begin dataledout=8b01100000; ledsel=3b111; end e
10、lse if(datain1&8b11110000)=8b00010000) /show data 1 begin dataledout=8b01100000; ledsel=3b111; end else if(datain1&8b11110000)=8b00000000) /show data 0 begin dataledout=8b11111100; ledsel=3b111; end else begin dataledout=8b00000000; ledsel=3b111; end cout=2b01; end 2b01: begin if(datain1&8b00001111)
11、=8b00001001) /show data 9 begin dataledout=8b11110110; ledsel=3b110; end else if (datain1&8b00001111)=8b00001000) /show data 8 begin dataledout=8b11111110; ledsel=3b110; end else if (datain1&8b00001111)=8b00000111) /show data 7 begin dataledout=8b11100000; ledsel=3b110; end else if (datain1&8b000011
12、11)=8b00000110) /show data 6 begin dataledout=8b10111110; ledsel=3b110; end else if(datain1&8b00001111)=8b00000101) /show data 5 begin dataledout=8b10110110; ledsel=3b110; end else if(datain1&8b00001111)=8b00000100) /show data 4 begin dataledout=8b10111110; ledsel=3b110; end else if(datain1&8b000011
13、11)=8b00000011) /show data 3 begin dataledout=8b11110010; ledsel=3b110; end else if(datain1&8b00001111)=8b00000010) /show data 2 begin dataledout=8b01100000; ledsel=3b110; end else if(datain1&8b00001111)=8b00000001) /show data 1 begin dataledout=8b01100000; ledsel=3b110; end else if(datain1&8b000011
14、11)=8b00000000) /show data 0 begin dataledout=8b11111100; ledsel=3b110; end else begin dataledout=8b00000000; ledsel=3b110; end cout=2b11; end 2b11: begin if(datain2&8b11110000)=8b01010000) /show data 5 begin dataledout=8b10110110; ledsel=3b001; end else if(datain2&8b11110000)=8b01000000) /show data
15、 4 begin dataledout=8b10111110; ledsel=3b001; end else if(datain2&8b11110000)=8b00110000) /show data 3 begin dataledout=8b11110010; ledsel=3b001; end else if(datain2&8b11110000)=8b00100000) /show data 2 begin dataledout=8b01100000; ledsel=3b001; end else if(datain2&8b11110000)=8b00010000) /show data
16、 1 begin dataledout=8b01100000; ledsel=3b001; end else if(datain2&8b11110000)=8b00000000) /show data 0 begin dataledout=8b11111100; ledsel=3b001; end else begin dataledout=8b00000000; ledsel=3b001; end cout=2b10; end 2b10: begin if(datain2&8b00001111)=8b00001001) /show data 9 begin dataledout=8b1111
17、0110; ledsel=3b000; end else if (datain2&8b00001111)=8b00001000) /show data 8 begin dataledout=8b11111110; ledsel=3b000; end else if (datain2&8b00001111)=8b00000111) /show data 7 begin dataledout=8b11100000; ledsel=3b000; end else if (datain2&8b00001111)=8b00000110) /show data 6 begin dataledout=8b1
18、0111110; ledsel=3b000; end else if(datain2&8b00001111)=8b00000101) /show data 5 begin dataledout=8b10110110; ledsel=3b000; end else if(datain2&8b00001111)=8b00000100) /show data 4 begin dataledout=8b10111110; ledsel=3b000; end else if(datain2&8b00001111)=8b00000011) /show data 3 begin dataledout=8b1
19、1110010; ledsel=3b000; end else if(datain2&8b00001111)=8b00000010) /show data 2 begin dataledout=8b01100000; ledsel=3b000; end else if(datain2&8b00001111)=8b00000001) /show data 1 begin dataledout=8b01100000; ledsel=3b000; end else if(datain2&8b00001111)=8b00000000) /show data 0 begin dataledout=8b1
20、1111100; ledsel=3b000; end else begin dataledout=8b00000000; ledsel=3b000; end cout=2b00; end default:cout=2b00; endcase end Endmodule六，总结：把程序分成三个模块来编写，分频器，交通灯，七段译码显示器。把三个模块连接，编译，仿真，进入波形仿真。七，心得体会：基于Verilog HDL编程设计交通灯，我最开始想到的就是之前几种语言的交通灯编程，所以我们小组都是在程序基础上进行设计的，后来在程序模块进行连接时 ，后来我们意识大规模设计电路FPG可以在电路的基础上进行设计，但是因为之前学习数字电路系统没有形成一个直观的概念，所以基于数字电路的设计方式没有深刻体会，只能进行程序模块的设计。对于程序这块我有了较大的收获，比如各类语法和符号的使用，还有就是基本的Quartus2我能够操作使用了 ，模块连接和波形编译与仿真。VHDL语言的学习就是要掌握它的语法，符号，层次和软件的使用。
