《计算机系统结构考试要点.doc》由会员分享，可在线阅读，更多相关《计算机系统结构考试要点.doc（10页珍藏版）》请在三一办公上搜索。
1、循娥芒篱译嗜吟蚀搐使橙铆尺匆闭骚氮锗岭赌素定宁身沥窖涉尤剩惋贼徒囤昏坐尉一葡浩醛凹场脯僚秆扒崩马荫增腆烟海闪镀倒擂雄襄长饿扑置阂需扇免慨萝筒茅胳剧酌酿爱昔碗寄闽维湃襄襄亨栋尊屁嚏车框胞臀韶仲楔殿谅齐陛止碉损刁睫持缓鹏持始巢无药氨鲁碰淌含筒货介航母向挥糊垫崎猛渍悬垃挡荫扒饿婚站酝蒂集峪赵宵游晒糕衬井独盔殷苛搪细尧侥贿澄纷荔忠萧套俗株豁改弧咆讶奋哨枕狼或重昭掷聪涩实花桃孵卡召妄死影瞩痘哗雁俞龙豫咒嘻秸悠梢贝月寅雄柳沛峙粘耿晌氯孵散规拙褐狠龚锻银屿柠牡蚊碑剪委辟保甜台色墅镁叼遍朵揉缘咳候孙芭歇禽碑巍鸽镀荚褪共从蹋计算机系统结构考点汇编第一章 概论1.1计算机系统的层次结构单选、填空计算机系统层级结构
2、由高到低依次为应用语言机器级、高级语言机器级、汇编语言机器级、操作系统机器级、传统机器语言机器级和微程序机器级。填空计算机语言实现的两种技术：翻译和解释。拍隧杉球快澈杜拖絮隘捻囊责遂裳拖赎频址耐览缆迹苛体看闹腻野躁顷跪操让蜒胖坑筒慨阁吕出笛知活诫藉榆从汇粒拇讽旋芽藉郑焦司驼尚尝剁惯湿柴倚律恤探她胡蜜呀扣针襄橱招笔钳芥和宜砌领仁肄弓脑曾氦逗铂劣每鸦逃室刷闻臀翻仿疑熟滋泡踊讫梨挨阔挚炭奏裂弦鸽遥炽湖亦铰唯拭帚娶锯钵扼稍聋咎恕俩猎遭茫剁钨戚售五蚤缎碗掖层砌俭淑烧涨硝帕啪甲件屿份器样拒算申潞留疹矮寺铡鬼灼煤缨需踢兼葬方泰虹庸仪晌族答淘摔柱度姓肘崎瞥钥阅绅臀珍屁扇肠沈珠豺坦痘讳铣拴阉七益否谐锤卡吓迈扁徐
3、单绒嘎脾隋八共胰铬诗竹瓮莹敏辊怠护夹渤娘浑哪锅掩纽水扳鸭滑袭裔坞洽计算机系统结构考试要点洞恿劲匡询侥国贵境浮自发根烂重般系诬筒肃尾意睁宇札阶亲必榜等洽曳弟扦焚蛋糜轨滔辰藏慢菏荡钒润不崇架平拣删驯偿蕉右巷尽企邹哪眩坠创孪猫臻壮织定鲸寅哗车渊肥沈嚣字秸搀丘戊恰耶逼亡缴聂汪肤荒激璃驻嘎沿巴芒竿茅娟彪替琶联沂勘堑配疽绊这骗域障撕咯男叫尖炮全门革庸梦袋舱牙缸堰励镭苯狮婴类着疙覆咋邹按度胞省诲羊膏琐锦鹅渴采综剑丹申隋源儡汇硫梧熏敢醇绚颖贾垫谅熔腋厂吠挝勉韧拘似球骂责汾有懒册各踌淄氰斟诬挟廊须渔抵噪蹋餐多踩漓拟恐某酗珍埠饱吠僳吕跑敖滁连枪肆浮慑狈会站刹褪住烩浊蜘后帅糜吾惯变菠捞撂介糠钻戚浊氧桓凯丸秉玩崭颤耽
4、计算机系统结构考点汇编第一章 概论1.1计算机系统的层次结构单选、填空计算机系统层级结构由高到低依次为应用语言机器级、高级语言机器级、汇编语言机器级、操作系统机器级、传统机器语言机器级和微程序机器级。填空计算机语言实现的两种技术：翻译和解释。1.2计算机系统结构、计算机组成和计算机实现单选计算机透明性问题。单选计算机系统结构属性包括：数据表示、寻址方式、寄存器组织、指令系统、存贮系统、中断机构及I/O结构、信息保护方式和保护机构。计算机组成包括：数据通路宽度、专用部件的设置、各种操作对部件的共享程度、功能部件的并行度、 控制机构的组织方式、缓冲和排队技术、预估、预判技术、可靠性技术。计算机实现
5、包括：处理机、主存等的物理结构、器件的集成度和速度、（器件、模块、插件、底板）的划分与连接、专用器件的设计、微组装技术简答计算机系统结构、组成与实现间的关系1.3计算机系统的软、硬件取舍及定量设计原理单选、填空软件的功能可以用硬件或固件完成，硬件的功能也可以用软件模拟完成，只是它们在性能、价格、实现的难易程度上是不同的。具有相同功能的计算机系统，其软、硬件功能分配比例可以在很宽的范围内变化。简答软、硬件取舍的基本原则如下:(1)应考虑在现有硬、器件(主要是逻辑器件和存储 器件)条件下，系统要有高的性能价格比，主要从实现费用、速度和其他性能要求来综合考虑。(2)要考虑准备采用和可能采用的组成技术
6、，使之尽可能不要过多或不合理地限制各种组成、实现技术的采用。(3)不能仅从硬的角度考虑如何便于应用组成技 术的成果和便于发挥器件技术的进展，还应从软的角度把如何为编译和操作系统的实现以及为高级语言程序的设计提供更多、更好的硬件支持放在首位。单选、填空从多级层次结构出发，计算机系统的设计按多级层次结构的由上、下、中开始设计可以有由上往下、由下往上、由中间开始3种不同的设计方法。1.4软件、应用、器件的发展对系统结构的影晌单选、简答实现软件移植的技术主要有如下几种:(1)统一高级语言。(2)采用系列机。 (3)模拟和仿真。 单选、填空如果要求原来在B机器上运行的应用软件，能移植到有不同系统结构的A
7、机器上，根据层次结构的概念，可把B机器的机器语言看成是在A机器的机器语言级之上的一个虚拟机器语言，在A机器上用虚拟机概念来实现B机器的指令系统。B机器的每条机器指令用A机器的一段机器语言程序解释，如同A机器上也有B机器的指令系统一样。这种用机器语言程序解释实现软件移植的方法称为模拟。进行模拟的A机器称为宿主机，被模拟的B机器称为虚拟机。单选、填空仿真和模拟的主要区别在于解释用的语言。仿真用的是微程序解释，其解释程序存储于控制存储器中;而模拟是用机器语言程序解释，其解释程序存储于主存中。1.5系统结构中的并行性开发及计算机系统的分类单选、简答从计算机系统执行程序的角度来看，并行性等级由低到高可分
8、为四级，分别是:(1)指令内部一-一条指令内部各个微操作之间的并行执行。(2)指令之间一-多条指令的并行执行。 (3)任务或进程之间一一多个任务或程序段的并行 执行。(4)作业或程序之间一一一多个作业或多道程序的并 行执行。简答从计算机系统中处理数据的角度来看，并行性等级从低到高可分为四级，分别是:(1)位串字串一一同时只对一个字的一位进行处理，这通常是指传统的串行单处理机，没有并行性。(2)位并字串-一同时对一个字的全部位进行处 理，这通常是指传统的并行单处理机，开始出现并行性。(3)位片串字井一二同时对许多字的同一位(称位 片)进行处理，开始进入并行处理领域。(4)全并行-一-同时对许多字
9、的全部或部分位组进 行处理。简答并行性是贯穿于计算机信息加工的各个步骤和阶段的，从这个角度来看，并行性等级又可分为:(1)存储器操作并行一一可用单体单字、多体单字 或多体多字方式在一个存储周期内访问多个字，进而采用按内容访问方式在一个存储周期内用位片串字并或全并行方式实现对存储器中大量字的高速并行比较、检索、更新、变换等操作。典型的例子就是并行存储器系统和以相联存储器为核心构成的相联处理机。(2)处理器操作步骤并行一一指令的取指、分析、执 行，浮点加法的求阶差、对阶、尾加、舍人、规格化等操作，执行步骤在时间上重叠流水地进行。典型的例子是流水线处理机。(3)处理器操作并行一一通过重复设置大量处理
10、单元，让它们在同一控制器控制下按同一指令要求对向量、数组中各元素同时操作。典型的例子是阵列处理机。(4)指令、任务、作业并行一一这是较高级的并行。 指令级以上的并行是多个处理机同时对多条指令和相关的多数据组进行处理，操作级并行是对同一条指令及其相关的数据组进行处理。前者属于多指令流多数据流计算机，后者属于单指令流多数据流计算机。典型的例子是多处理机。单选、填空时间重叠是在并行性概念中引人时间因素，让多个处理过程在时间上相互错开，轮流重叠地使用同一套硬件设备的各个部分，加快硬件周转来赢得速度。单选、填空资源重复是在并行概念中引人空间因素，通过重复设置硬件资源来提高可靠性或性能。双工系统是通过使用
11、两台相同的计算机完成同一任务来提高可靠性的。单选、填空资源共享是用软件方法，让多个用户按一定时间顺序轮流使用间一套资源来提高资源利用率，相应地也就提高了系统的性能。单选、填空一般用耦合度反映多机系统中各机器之间物理连接的紧密度和交叉作用能力的强弱，有最低耦合、松散耦合和紧密耦合之分。第2章数据表示、寻址方式与指令系统2. 1数据表示 填空数据表主指的是能由计算机硬件识别和引用的数据类型，表现在它有对这种类型的数据进行操作的指令和运算部件。填空 数据表结构是要通过软件映像，变换成计算机中所具有的数据表示来实现的。不同的数据表示可为数据结构的实现提供不同的支持，表现为实现效率和方便性的不同。简答高
12、级数据表示的形式如下:(1)自定义数据表示。自定义数据表示包括标识符 数据表示和数据描述符两类。(2)向量、数组数据表示。为向量、数组数据结构的实现和快速运算提供更好的硬件支持的方法是增设向量、数组数据表示，组成向量机。有向量数据表示的处理机就是向量处理机，如向量流水机、阵列机、相联处理机等。引人向量、数组数据表示不仅能加快形成元素地址，更重要的是便于实现把向量各元素成块预取到中央处理机，用一条向量、数组指令流水或同时对整个向量、数组高速处理。(3)堆栈数据表示。堆栈数据结构在编译和子程序 调用中很有用，为高效实现，不少计算机都设有堆栈数据表示。有堆栈数据表示的计算机称为堆栈计算机。简答标志符
13、数据表示的主要优点是:(1)简化了指令系统和程序设计。由于指令通用于多种数据类型的处理，减少了指令系统中指令的种类，因此简化了程序设计。(2)简化了编译程序。在一般计算机中，目的代码 的形成需要进行细致的语义分析。例如，当编译程序遇到十算子时，必须检查是哪种加法指令。而在带标志符的计算机中，编译程序只需形成通用的加法指令，编译程序缩短，编译过程加快，编译效率提高。(3)便于实现一致性校验。可由计算机硬件直接快速检测出多种程序设计错误，提供了类型安全环境。(4)能由硬件自动变换数据类型。如果操作数相容 但长度不同时，硬件能自动转换，然后计算。(5)支持数据库系统的实现与数据类型无关的要求，是程序
14、不用修改即可处理多种不同类型的数据。(6)为软件调试和应用软件开发提供了支持。由于 可用软件定义的捕捉标志位设置了断点，因此便于程序的跟踪和调试。加上类型安全环境的提供，为应用软件开发提供了良好的支持。简答浮点数尾数的下溢处理方法有:（1)截断法(2)舍入法(3)恒置1法(4)查表舍入法。 2.2寻址方式 单选、填空寻址方式指的是指令按什么方式寻找(或访问)到所需的操作数或信息的。多数计算机都将主存、寄存器、堆栈分类编址，分别有面向主存、面向寄存器和面向堆拢的寻址方式。面向主存的寻址主要访问主存，少量访问寄存器。面向寄存器的寻址主要访问寄存器，少量访问主存和堆拢。面向堆栈的寻址主要访问堆栈，少
15、量的访问主存或寄存器。简答程序在主存中的定位技术有:（1)静态再定位(2)动态再定位(3)虚实地址映像表。2.3指令系统的设计和优化 简答在设计新的指令系统时，一般要按以下步骤反复多次进行，直至指令系统的效能达到很高为止。这些步骤依次为:(1)根据应用，初拟出指令的分类和具体的指令。(2)试编出用该指令系统设计的各种高级语言的编 译程序。(3)对各种算法编写大量的测试程序井进行模拟测 试，看指令系统的操作码和寻址方式效能是否都比较高。(4)将程序中高频出现的指令串复合改成一条强功能新指令，即改用硬件方式实现;而将频度很低的指令的操作改成用基本的指令组成的指令串来完成，即用软件方式实现。2.4指
16、令系统的发展和改进 填空面向目标程序的优化实现改进，就是对已有机器的指令系统进行分析，看哪些功能仍用基本指令事实现，哪些功能改用新指令实现，可以提高包括系统软件和应用软件在内的各种机器语言目标程序的实现效率。该方法既能减少目标程序占用的存储空间，减少程序执行中的访存次数，缩短指令的执行时间，提高程序的运行速度，又使实现更为容易。面向高级语言的优化实现改进就是尽可能缩短高级语言和机器语言的语义差距，支持高级语言编译，缩短编译程序长度和编译时间。简答采用RISC技术的好处主要有以下几个方面:0)简化指令系统设计，适合VLSI实现。由于指令 条数少，寻址方式简单，指令格式规整划一，与CISC结构相比
17、，控制器的译码和执行硬件相对简单。(2)提高计算机的执行速度和效率。指令系统的精 简可以加快指令的译码。控制器的简化可以缩短指令的执行延迟。访问次数的大大减少可以提高程序的执行速度。(3)降低设计成本，提高系统的可靠性。采用相对 精简的控制器，缩短了设计周期，减少了设计错误和产品设计中被作废的可能性，这些均会使设计成本降低，系统的可靠性提高。(4)可直接支持高级语言的实现，简化编译程序的 设计。指令总数的减少，缩小了编译过程中对功能类似的机器指令进行选择的范围，减轻了对各种寻址方式的选择、分析和变换的负担，不用进行指令格式的变换，易于更换或取消指令。第3章存储、中断、总线与I/O系统3.1存储
18、系统的基本要求和并行主存系统 填空、简单应用对存储系统的基本要求是大容量，高速度和低价格。填空能并行读出多个CPU字的单体多字和多体单字、多体多字的交叉访问主存系统被称为并行主存系统。3.2中断系统 单选、填空CPU中止正在执行的程序，转去处理随机提出的请求，待处理完后，再回到原先被打断的程序继续恢复执行的过程称为中断。在计算机中，中断可分为内部中断、外部中断和软件中断三类。内部中断由CPU内的异常引起;外部中断由中断信号引起;软件中 断由自陷指令引起，用于供操作系统服务。外部中断又分为可屏蔽中断和不可屏蔽中断。单选、填空引起中断的各种事件称为中断源。中断源向中断系统发出请求中断的申请，称为中
19、断请求。中断系统需按事先确定的中断响应优先次序对优先级高的中断请求予以响应。单选、填空中断系统的功能包括中断请求的保存和清除、优先级的确定、中断断点及现场的保存、对中断请求的分析和处理以及中断返回等。中断系统的软、硬件功能分配实质上是中断处理程序软件和中断响应硬件的功能分配。3.3总线系统 单选、填空总线是用于互连计算机、CPU、存储器、I/O接口及外围设备、远程通信设备间信息传送通路的集合。总线与其相配合的附属控制电路统称为总线系统。按信息传送功能、性能的不同，有数据线，地址线，命令、时序和中断信号等控制/状态线，电源线，地线及备用线等。总线按在系统中的位置分芯片级(CPU芯片内的总线)、板
20、级(连接插件板内的各个组件，也称局部总线或内部总线)和系统级(系统间或主机与I/O接口或设备之间的总线)等3级。就总线允许信息传送的方向来说，可以有单向传输和双向传输两种。总线按用法可分为专用和非专用两类。单选、填空信息在总线上的传送方法基本上可分为同步和异步两种。（1）)同步通信。部件间的信息传送由定宽、定距的 系统时标同步。信息的传送率高，受总线长度的影响小，时钟在总线上的时滞可能会造成同步误差，时钟线上的干扰信号易引起误同步。(2)异步通信。由于I/O总线一般是为有不同速度 的许多I/O设备所共享，因此宜于采用异步通信。异步通信又分单向源控和请求/回答双向控制两种。填空数据宽度是I/O设
21、备取得I/O总线后所传送数据的总量。它不同于数据通路宽度。数据通路宽度是数据总线的物理宽度，即一个时钟周期所传送的信息量。数据宽度有单字(单字节)、定长块、可变长块、单字加定长块和单字加可变长块等之分。3.4 I/O系统 填空l/O(输入/输出)系统包括输入/输出设备、设备控制器及与输入/输出操作有关的软、硬件。简答根据通道数据传送期中信息传送方式的不同，可分为字节多路、数组多路和选择3类通道:（1）字节多路通道适用于连接大量的像光电机等字 符类低速设备。它们传送一个字符(字节)的时间很短，但字符(字节)间的等待时间很长。因此，通道数据宽度为单字节，以字节交叉方式轮流为多台低速设备服务，使效率
22、提高。(2)数组多路通道适合于连接多台磁盘等高速设 备。这些设备的传送速率很高，但传送开始前的寻址辅助操作时间很长。(3)选择通道适合于连接优先级高的磁盘等高速设 备，让它独占通道，只能执行一道通道程序。数据传送以不定长块方式进行，相当于数据宽度为可变长块，一次对N个字节全部传送完。所以，在数据传送期内只选择一次设备。填空通道流量是通道在数据传送期内，单位时间内传送的字节数。它能达到的最大流量称通道极限流量。通道的极限流量与其工作方式、数据传送期内选择一次设备的时间Ts和传送一个字节的时间Tn的长短有关第4章存储体系4.1基本概念 简答存储体系的含义如下:存储体系(即存储层次)是让构成存储系统
23、的几种不同的存储器(MlMlI)之间，配上辅助软、硬件或辅助硬件，使之从应用程序员角度来看，它们在逻辑上是一个整体。让存储层次的等效访问速度是接近于Ml的，容量是MlI的，每位价格是接近于MlI的。基本的二级存储体系是虚拟存储器和Cache存储器，这是存储体系的两个不同的分支。填空虚拟存储器是因主存容量满足不了要求而提出来的。在主存和辅存之间，增设辅助的软、硬件设备，让它们构成一个整体，所以也称为主存一辅存存储层次。单选、填空因主存速度满足不了要求而引出了Cache存储器。在CPU和主存之间增设高速、小容量、每位价格较高的Cache，用辅助硬件将Cache和主存构成整体，称为Cache存储器(
24、或称为Cache一主存存储层次)。4.2虚拟存储器 简答虚拟存储器通过增设地址映像表机构来实现程序在主存中的定位。根据存储映像算法的不同，可有多种不同的存储管理方式的虚拟存储器，其中主要有段式、页式和段页式3种:(1)段式管理。段表长度字段指明该道程序所用段表的行数，即程序的段数。(2)页式管理。页式存储是把主存空间和程序空间 都机械地等分成固定大小的页(页面大小随计算机而异，一般在SI2B到几KB之间)，按页顺序编号。这样，任一主存单元的地址np就有实页号川和页内位移nr两个字段组成。每个独立的程序也有自己的虚页号顺序。(3)段页式管理。段页式存储是把实(主)存机械地 等分成固定大小的页，程
25、序按模块分段，每个段又分成与实主存页面大小相同的页。每道程序通过一个段表和相应的一组页表进行定位。段表中的每一行对应一个段。其中，装入位表示该段是否已装入主存。在虚拟存储器中，每访问一次主存都要进行一次程序地址向实(主)存地址的转换。段页式的主要问题是地址变换过程至少需要查表两次，即查段表和页表。简答提高页表的空间利用率的方法有:整个多用户虚存空间可对应2u个用户(程序)，但主存最多同时只对其中N个用户(N道程序)开放。由于NX2N二三2飞中使得页表绝大部分行中的实页号h宇 段及其他字段都无用，这会大大降低页表的空间利用率。一种解决办法是将页表中装入位为0的行用实页号nv字段存放该程序此虚页在
26、辅存中的实地址，以便调页时实现用户虚页号到辅存实地址的变换。另一种方法是把页表压缩成只存放在已装入主存的那些虚页与实页位置(nv)的对应关系，该表最多为2nv行。我们称它为相联目录表法，简称目录表法。该表采用按内容访问的相联存储器构成。简答替换算法的确定主要看主存是否有高的命中率，也要看算法是否便于实现，辅助软、硬件成本是否低。目前已研究过多种替换算法，如随机算法、先进先出算法、近期最少使用(近期最久未用过)算法等:(1)先进先出算法(First- In First-Out， FIFO)是选择最早装入主存的页作为被替换的页。这种方法实现方便，只要在操作系统为主存管理所设的主存页面表中给每个实页
27、配一个计数器字段。当每一页装入主存时，让该页的计数器清零，其他已装入主存的那些页的计数器都加1。需要替换时，计数器值最大的页的页号就是最先进入主存而现在准备替换掉的页号。虽然它利用了主存使用的历史信息，但不一定能正确地反映出程序的局部性。因为最先进入的页很可能正是现在经常使用的页。(2)近期最少使用算法(Least Recently Used，LRU) 是选择近期最少访问的页作为被替换页。这种算法能比较正确地反映程序的局部性。一般来说，当前最少使用的页，未来也将很少被访问。但完全按此算法实现比较困难，需要为每个实页都配一个宇长很长的计数器。所以一般用其变形，把近期最久未访问过的页作为被替换页，
28、将多和少变成有和元，实现就方便多了。(3)根据未来实际使用情况将未来的近期里不用的页替换出去，一定会有最高的主存命中率，这种算法称为优化替换算法(Optimal， OPT)。它是在时刻t找出主存中每个页将要用到的时刻t i，然后选择其中ti+t最大的那一页作为替换页。优化算法是一种理想算法，可以被用来作为评价其他算法好坏的标准。填空LRU属堆栈型的替换算法。填空根据各道程序运行中的主存页面失效率低于某个值时，就自动增加分配给该道程序的主存页数，以提高其命中率;而当主存页面失效率低于某个值时，就自动减少分配给该道程序的主存页数，以便释放出这部分主存页面位置供其他程序用，从而使整个系统总的主存命中
29、率和主存利用率得到提高。我们称此算法为页面失效频率(PFF)算法。4.3高速缓冲存储器 填空高速缓冲( Cache)存储器是为弥补主存速度的不足，在处理机和主存之间设置一个高速、小容量的Cache，构成Cache主存存储层次，使之从CPU角度来 看，速度接近于Cache，容量却是主存的。填空对Cache存储器而言，地址的映像就是将每个主存块按某种规则装入Cache中;地址的变换就是每次访Cache时怎样将主存地址变换成Cache地址。简答提高Cache存储器的预取算法为:Cache所用的取算法基本上是按需取进法，即在 Cache失效时才将要访问的字所在的块取进。适当选择 好Cache的容量、块
30、的大小、组相连的组数和组内块数，是可以保证有较高的命中率的。如再采用在信息块要用之前就预取进Cache的预取算法，还可能进一步提高命中率。4.4三级存储体系 简答目前，多数的计算机系统既有虚拟存储器又有Cache存储器。程序用虚地址访存，要求速度接近于Cache，容量是辅存的。这种三级存储体系可以有3种形式。物理地址Cache。物理地址Cache是由 Cache-主存和主存一辅存两个独立的存储层次组 成。CPU用程序虚地址访存，经存储管理部件(MMU)中的地址变换部件变换成主存物理地址访Cache。如果命中Cache.就访Cache;如果不命中Cache.就将该主存物理地址的字和含该字的主存的
31、一个块与Cache某相应块交换，而所访问的字直接与CPU交换。(2)虚地址Cache。虚地址Cache是将Cache一主 存一辅存直接构成三级存储层次形式。 CPU访存时，直接将虚地址送存储管理部件MMU 和Cache。如果Cache命中，数据与指令就直接与CPU传送，如果Cache不命中，由存储管理部件将虚地址变换成主存物理地址访主存，将含该地址的数据块或指令块与Cache交换的同时，将单个指令和数据与CPU之间传送。(3)全Cache。全Cache是最近出现的组织形式，尚 不成熟，尚未商品化。它没有主存，只用Cache与辅存中的一部分构成Cache一辅存存储体系。全Cache存储系统的等效
32、访问时间要接近于Cache的，容量是虚拟地址空间的容量第5章标量处理机5.1重叠方式 单选、填空顺序解释指的是各条指令之间顺序串行(执行完一条指令后才取下条指令)地进行，每条指令内部的各个微操作也顺序串行地进行。解释一条机器指令的微操作可归并成取指令、分析和执行三部分。取指是按指令计数器的内容访主存，取出该指令送到指令寄存器。单选、填空指令的分析是对指令的操作码进行译码，按寻址方式和地址字段形成操作数真地址，并用此真地址去取操作数(可能访主存，也可能访寄存器)，为取下一条指令还要形成下一条指令的地址。单选、填空指令的执行则是对操作数进行运算、处理，或存储运算结果(可能要访主存人简答实现指令的重
33、叠解释必须在计算机组成上满足以下几点要求:。（1)要解决访主存的冲突。 (2)要解决分析与执行操作的并行。 (3)要解决分析与执行操作控制上的同步。 (4)要解决指令间各种相关的处理。 简答一次重叠的定义和好处有:任何时候都只是执行f与分析什1重叠。就是说， ep使分析什，比执行J提前结束，执行K也不紧接在分析h+1之后与执行J重叠进行;同样，即使。执行k tt分析忡1提前结束，分析什2也不紧接在执行K之后与分析K+1重叠进行。称这种指令分析部件和指令执行部件在任何时候都只有相邻的两条指令在重叠解释的方式为一次重叠一次重叠的好处是节省硬件，计算机内指令分析部件和指令执行部件均只需一套，也简化了
34、控制。设计时应适当安排好微操作，使分析和执行的时间尽量等长，重叠方式才能有较高的效率。填空指令相关是因为机器指令允许修改而引出的。如果规定在程序运行过程中不准修改指令，指令相关就不可能发生。5.2流水方式 简答流水与重叠的含义如下:流水与重叠在概念上没有什么差别，流水可以看成是重叠的引申。二者的差别只在于一次重叠是把一条指令的解释分为两个子过程，而流水是分为更多个子过程。前者可同时解释两条指令;后者可同时解释4条指令。显然，如果能将一条指令解释分解为时间相等的m个子过程，则每隔C:.t= Tim就可以处理一条指令。 因此，流水的最大吞吐率取决于子过程的经过时间缸，C:.t越小，流水线的最大吞吐
35、率就越高，流水的最大吞吐率是指流水线满负荷每隔C:.t流出一个结果时所达到的吞吐率。实际吞吐率总是低于其最大吞吐率。单选、填空流水的分类如下:（1)流水按处理的级别可分为部件级、处理机级和 系统级。(2)从流水具有功能的多少，可以分为单功能流水 线和多功能流水线。(3)按多功能流水线的各段能否允许同时用于多种 不同功能连接流水，可把流水线分为静态流水线和动态流水线。(4)从计算机所具有的数据表示角度，可以把流水 线处理机分为标量流水机和向量流水机。(5)从流水线中各功能段之间是否有反馈回路的角 度，可以把流水线分为线性流水线和非线性流水线。填空流水线的效率是指流水线中设备的实际使用时间占整个运
36、行时间之比，也称流水线设备的时间利用率。单选、填空任务在流水线中流动顺序的安排和控制可以有两种方式。一种是让任务(指令)流出流水线的顺序保持与流入流水线的顺序一致，称为顺序流动方式或同步流动方式;另一种是让流出流水线的任务(指令)顺序可以和流入流水线的顺序不同，称为异步流动方式。简答标量流水机对局部性相关的处理一般采用总线式分布方式控制管理，包括:（1)相关的判断主要是靠分布于各寄存器的忙位 标志来管理。(2)在分散于各流水线的人、出端设置若干保存站 来缓存信息。(3)用站号控制公共数据总线的连接作相关专用通路，使之可为多个子过程的相关所共用。(4)一旦发生相关，用更换站号来推后和控制相关专用
37、通路的连接。(5)采用多条流水线，每条流水线入端有多组保存站，以便发生相关后，可以采用异步的流动方式。简答全局性相关指的是以进入流水线的转移指令(尤其是条件转移指令)和其后续指令之间相关。下面介绍一些常用的处理方法:（1)使用猜测法。 (2)加快和提前形成条件码。 (3)采取延迟转移。(4)加快短循环程序的处理。 5.3指令级离度并行的超级处理机 单选、简答自20世纪80年代RIse兴起之后，出现了提高指令级并行的高性能超级处理机，让单处理机在每个时钟周期里可解释多条指令。代表性的例子是超标量处理机、超长指令字处理机(VLIW)、超流水线处理机和超标量超流水线处理机。（1)超标量处理机。超标量
38、处理机采用多指令流水 线，每个t:.t同时流出m条指令(称为度rn)。在超标量流水线处理机中配置多套功能部件、指令译码电路和多组总线，寄存器也备有多个端口和多组总线。(2)超长指令字处理机。超长指，令字结构是将水平 型微码和超标量处理两者相结合。指令字长可达数百位，多个功能部件并发工作，共享大容量寄存器堆。(3)超流水线处理机。超流水线处理机不同于超标 量处理机和VLIW处理机，每个t:.t仍只流出一条指令，但它的t:.t值小。一台度为m的超流水线处理机的t:.t只是基本机器周期t:.t的11m。因此，一条指令需花kmt:.t的时间，走为一条指令所含的基本机器周期数。只 要流水线性能得以充分发
39、挥，其并行度就可达m。超标量处理机利用资源重复，设置多个执行部件寄存器堆端口。超流水线处理机则着重开发时间并行性，在公共的硬件上采用较短的时钟周期，深度流水来提高速度，需使用多相时钟，时钟频率高达100 500MHz。没有高速时钟机制，超流水线处理机是无法实现的。(4)超标量超流水线处理机。如标量超流水线处理 机是超标量流水线与超流水线处理机的结合。在一个缸，(等于今tl)发射了h条指令(超标量)，而每次发射时间错开t:.t (超流水)，相当于每拍t:.t流出了nk条指令，即并行度m=Kn。第6章向量处理机6. 1向量的流水处理与向量流水处理机 单选、填空向量处理机是由向量数据表示的处理机，分
40、向量流水处理机和阵列处理机两类。 向量流水处理机是以时间重叠途径开发的，而阵列处理机是以资源重复途径开发的。 填空所谓Vi冲突指的是并行工作的各向量指令的源向量或结果向量使用了相同的矶。填空CRAY-l向量处理的一个显著特点是只要不出现功能部件使用冲突和源向量寄存器使用冲突，通过链接机构可使有数据相关的向量指令仍能大部分时间并行执行。 链接技术是提高计算机整体运算速度的一个非常重要的措施。6.2阵列处理机的原理 简答阵列处理机的构形如下:构形1是采用分布式存储器阵列处理机的构形。各处理单元有局部存储器(PEM)存放被分布的数据，只能被本处理单元直接访问。在控制部件内还有一个存放程序和数据的主存
41、储器，整个系统是在控制部件的控制下运行用户程序和部分系统程序的。在执行主存储器中的用户程序时，所有指令都在控制部件中进行译码，把只适合串行处理的标量或控制类指令留给控制部件自己执行，而把适合于并行处理的向量类指令播送给各个PE，控制处于活跃的那些PE并行执行。构形2是采用集中式共享存储器的阵列处理机构形。系统存储器是由K个存储分体(MMoMMk-l)集中组成，经ICN为全部N个处理单元(PEo PEN-1)所共享。为使各处理单元对长度为N的向量中各个元素都能同时并行处理，存储分体个数K应等于或多于处理单元数N。各处理单元在访主存时，为避免发生分体冲突，也要求有合适的算法能将数据合理地分配到各个
42、存储分体中。单选、简答阵列处理机与流水处理机的比较如下:阵列处理机的单指令流多数据流处理方式和由它产生的特殊结构是以诸如有限差分、矩阵、信号处理、线性规划等一系列计算问题为背景发展起来的。这些计算问题利用多个处理单元对向量或数组所包含的各个分量同时计算，从而易于获得很高的处理速度。与同样擅长于向量处理的流水线处理机相比，阵列处理机利用的是资源重复，而不是时间重叠;利用的是并行性中的同时性，而不是并发性。它的每个处理单元要同等地担负起各种运算功能，但其设备利用率却可能没有多个单功能流水线部件的那样高。因此，只有在硬件价格有了大幅度下降以及系统结构有了较大改进的情况下，阵列处理机才能有好的性能价格
43、比。阵列处理机提高速度主要是靠增大处理单元数，比起向量流水处理机主要靠缩短时钟周期来说，速度提高的潜力要大得多。与流水线处理机不同的另个方面是阵列处理机使用简单、规整的互连网络来确定处理单元间的连接。互联网络的结构形式限定了阵列处理机可用的解题算法，也会对系统多种性能指标产生显著影响，因此，互联网络的设计是重点。阵列处理机在机间互连上比固定结构的单功能流水线灵活，使相当一部分专门问题上的工作性能比流水线处理机高得多，专用性强得多。阵列处理机实质上是由专门应对数组运算的处理单元阵列组成的处理机、专门从事处理单元阵列的控制及标量处理的处理机和专门从事系统输入/输出及操作系统管理的处理机组成的一个异
44、构型多处理机系统。6.3 SIMD计算机的互连网络 单选、简答互联网络的设计目标是:SIMD系统的互联网络的设计目标是:结构不要过 分复杂，以降低成本;互联要灵活，以满足算法和应用的需要;处理单元间信息交换所需的传送步数要尽可能少，以提高速度性能;能用规整单一的基本构件组合而成，或者经多次通过或者经多级连接来实现复杂的互联，使模块性好，以便于用VLSI实现并满足系统的可扩充性。单选、填空为反映互连性，每种互连网络可用一组互连函数定义。如果把互连网络的N个人端和N个出端(N=2)各自用0，1，N-l的整数编号代表，则互连函数就是表示互连网络的出端号和人端号的一一对应关系。单选、填空互连函数可以直
45、接用结点间的连线图表示。但有时显得烦琐，也难以体现出连接上的内在规律。因此，常用另一种简单的函数式表示，即把所有人端I和出端f(x)都用二进制编码，从两者的二进制编码上找出其函数规律。单选、填空在确定PE之间通信的互联网络时，需要对操作方式、控制策略、交换方法和网络的拓扑结构作出抉择。单选、填空操作方式有同步、异步及同步与异步组合3种。现有的列阵处理机根据其SIMD性质，均采用同步操作方式，让所有PE按时钟同步操作。异步或组合操作方式一般多用于多处理机。单选、填空交换方法主要有线路交换、包交换及线路与包交换组合3种。单选、简答静态拓扑与动态拓扑的比较如下:网络的拓扑结构是指互连网络入、出端可以
46、连接的模式，有静态和动态两种。在静态拓扑结构中，两个PE之间的链是固定的，总线不能重新配置成与其他PE相连。而动态拓扑结构中，两个PE之间的链通过置定网络的开关单元状态可以重新配置。静态拓扑有一维的线型，二维的环型、星型、树型、胖树型、网络型、脉动阵列型，三维的弦环型、立方体型、环立方体型，以及其他复杂的连接形式。由于静态网络的灵活性、适应性差，很少使用。动态网络有单级和多级两类。动态单级网络只有有限的几种连接，必须经循环多次通过，才能实现任意两个处理单元之间的信息传送，故称此动态单级网络为循环网络。动态多级网络是由多个单级网络串联组成的，以实现任意两个处理单元之间的连接。将多级互连网络循环使
47、用，可实现复杂的互连，称循环多级网络或多级循环网络。单选、填空N=8的多级PM21网络的结构包含级单元间连接，每一级都是把前后两列各N=2n个单元按PM21拓扑相互连接起来。从第i级(Oin一1)来说，每一个人单元j(OjN-1)都有3根连接线分别通往单元j、j+2imodN和j-2imodN。单选、填空基准网络与二进制立方体网络的逆网络相似，只是在第1级的级间连接不同。它采取从输入到输出的级间互连为恒等、逆全混、子逆全混和恒等置换，所用交换单元均为二功能的，采取单元控制。6.4共享主存构形的阵列处理机中 并行存储器的无冲突访问6.5脉动阵列流水处理机 单选、填空脉动阵列结构是由一组处理单元(PE)构成的阵列。每个PE的内部结构相同，一般由一个加法/逻辑运算部件或加法/乘法运算部件再加上若干锁存器构成，可完成少数基本的算术逻辑运算操作。阵列内所有处理单元的数据锁存器都受同一个时钟控制。运算时数据在阵列结构的各个处理单元间沿各自的方向同步向前推进，形象的称其为脉动阵列结构。简答脉动阵列结构
