《Ch10MOS基本电路.ppt》由会员分享，可在线阅读，更多相关《Ch10MOS基本电路.ppt（97页珍藏版）》请在三一办公上搜索。
1、集成电路设计基础,王志功东南大学 无线电系2004年,2,第10章 MOS基本电路,10.1 传输门10.1.1 NMOS传输门10.1.2 PMOS传输门10.1.3 CMOS传输门10.2 传输门的联接,3,引言,MOS IC基本逻辑电路:传输门(Transmission Gate,Pass Transistor):用于开关和传输逻辑。反(倒)相器(Inverter):用于开关和恢复逻辑。,4,传输门不仅是MOS集成电路中的一种基本电路，而且还是一种基元，因为其它基本电路，如反相器，实际上也是由传输门组成的。,10.1 传输门,5,10.1.1 NMOS传输门,NMOS传输门电路符号下图所
2、示。它只含有一个MOS管，栅极加控制电压V，衬底接地。MOS管的漏极D与源极S分别接输入与输出。输出负载是一个电容CL，它是后级的输入电容。,图 10.1,6,10.1.1 NMOS传输门(续),注意：MOS管的结构是对称的。D和S在结构上没有任何差别。通常，规定输入端为D，输出端为S。因为:这种电路是不加电源电压的；电路正常工作所需的能量全由输入端提供。当MOS管导通时，输入电压就对CL充电，在CL上建立输出电压，其能量由输入端提供。或者CL对输入端放电，把能量还给输入端。因而，输出电压总是小于或等于输入电压。所以，规定输入端为D，输出端为S。,图 10.1,7,NMOS传输门(续),传输门
3、电路很简单，但分析还相当麻烦。因为:1)控制MOS开关导通与否的电压是Vgs，而不是V，Vgs=VVO。这里VO既是输出电压，又重新作用在 g-s之间，是百分之百的负反馈，象一个“源极跟随器”。2)负载是一个电容CL，它有充放电过程，输出电压Vo是逐步建立起来的。当开关断开，停止充放电时，电容CL上的电荷将保持不变，相应的输出电压Vo也保持不变（MOS呈高阻态）。所以，传输门不仅仅是一只开关，而且还有记忆能力。,8,NMOS传输门(续),规定符号：,变量,控制,输入,当前输出,电压,V,VI,VO,逻辑,I,O,前一时刻输出,VO,O,9,NMOS传输门(续),两种情况:1)=0(V=0),N
4、MOS不通,VO和O保持不变,即 VO=VO,O=O,10,NMOS传输门(续),2)=1(V 0)NMOS导通与否取决于Vgs=V-VO若 VO V-Vtn,即 Vgs Vtn,NMOS导通,这时若Vi VO,CL将被充电,VO上升,Vomax=V-Vtn若Vi V-Vtn,即 Vgs Vtn,NMOS不通,VO=VO,11,NMOS传输门(续),假定：=0，指V=0=1，指V=Vdd I=0，指Vi=0 I=1，指Vi=Vdd则传输门的输出电压Vo特性为，=0 VO=VO=1 VO=min(Vi,V-Vtn),12,NMOS传输门(续),结论：1）当NMOS传输门用作开关以传输逻辑信号时，
5、传输“0”逻辑将是理想的。传输“1”逻辑则不理想，因为电平是蜕化的：尽管输入Vi=Vdd，输出却为Vo=VddVTn。2）传输门是由控制的。当=1，MOS开关导通,可以传输信号。当=0，MOS开关不通,不传输信号.这时，Vo=Vo，是前一个状态之值。这表示，传输门是一种记忆元件，是一种时序逻辑。,13,NMOS传输门(续),3）采用状态表示时，传输门特性为，=0 O=O=1 O=I,14,10.1.2 PMOS传输门,注意：1）PMOS管的门限电压VTp是负的，只有当Vgs VTp，即负得足够时才会导通。2)在PMOS电路中，通常是加负电源电压Vdd，而正端接地。3)衬底接最高电位，即地。,I
6、=input,O=output,=phase(control),图 10.2,15,PMOS传输门(续),早期的PMOS电路采用负电源，负逻辑，上述各点都正确。然而，PMOS逻辑电路已经淘汰。目前，PMOS管仅用于CMOS电路。它采用正电源，正逻辑。于是，衬底接Vdd。PMOS传输门的工作原理同NMOS传输门完全一样.,16,PMOS传输门(续),定义：电压变量为Vi，Vo，V；逻辑变量为I，O，。并且，=0，指V=0=1，指V=Vdd I=0，指Vi=0 I=1，指Vi=Vdd,图 10.2,17,PMOS传输门(续),两种情况:1)=0(Vf=0)PMOS导通与否取决于Vgs=V-VO 若
7、 VO Vtp,即 Vgs-Vtp,PMOS导通,这时若 Vi VO,CL将充电,VO上升,VO=Vi若Vi VO,CL将放电,VO下降,VOmin=Vtp=0 VO(t)=max(Vi,Vtp),18,PMOS传输门(续),2)=1(V=Vdd),PMOS不通,VO和O保持不变,即 VO(t)=VO O=O=1 VO=VO,19,PMOS传输门的基本特性是=0 VO=max(Vi,Vtp)=1 VO=VO,PMOS传输门(续),20,结论一:PMOS传输门用作开关传输逻辑信号时传输“1”逻辑,将是理想的.传输“0”逻辑,不是理想的.因为电平是蜕化的,即Vi=0,Vomin=Vtp.PMOS放
8、电放不到底！,PMOS传输门(续),21,结论二:PMOS 传输门也是由控制的.=0,MOS导通,传输信号=1,MOS截止,VO=VO 所以,PMOS 传输门也是一种记忆元件,可构成时序逻辑,PMOS传输门(续),22,PMOS传输门(续),采用状态表示的传输门特性,23,PMOS传输门(续),结论三:从PMOS传输门的卡诺图指出，PMOS传输门的基本特性为，表示在的控制下，传送I。即，=0时，O=I=1时，O=O,24,10.1.3 CMOS传输门,将NMOS传输门和PMOS传输门的优缺点加以互补,得到特性优良的CMOS传输门,图 10.3,25,CMOS传输门(续),=0,NMOS和PMO
9、S都不导通,VO(t)=VO(t-Tp)不传输信号=1,NMOS和PMOS导通,有两条通路若I=0,则NMOS通路更有效 CL可以放电放到 0若I=1,则PMOS通路更有效 CL可以充电充到 1这样，输出电平要么是0，要么是1(Vdd)，没有电平蜕化，可理想地实现信号传送。,图 10.3,26,10.2 传输门的联接,10.2.1 串联串联是最常用的一种形式，电路如下图所示。,图 10.4,27,10.2.1 串联,假定两个NMOS传输门的控制信号分别是1与2，串联后，总的特性为,28,10.2.1 串联,表中Va是连接点a上的电压。当两个管子都导通时，最后的输出电压VO应当是Va与(V2VT
10、n)之间的最小值。然而，Va是前级的输出电压，它应当是Vi与(V1VTn)之间的最小值。故，,VO=min(Va，V2VTn)=minmin(Vi，V1VTn)，(V2VTn)=minVi，V1VTn，V2VTn,图 10.4,29,10.2.1 串联(续),定义：1=0，指V1=0 2=0，指V2=0 1=1，指V1=Vdd 2=1，指V2=Vdd I=0，指Vi=0 I=1，指Vi=Vdd串联后，它们的卡诺图为，,30,10.2.1 串联(续),结论：两个NMOS传输门串联后，1)控制信号1与2的作用是以联合形式出现的。若12=0，总有一个开关不导通，输出就保持在 前一个状态之值，Vo=V
11、o。若12=1，则两个开关都导通，可以传输数据2)传输“0”逻辑是理想的，但传输“1”逻辑则产生电平蜕化。其蜕 化程度为 min(V1VTn，V2VTn)。3）输入I与输出O之间的关系为，O=12(I)O=I，当12=1 O=O，当12=0 4）推广到任意k个传输门串联，有O=12k(I)但电平蜕化更严重。,31,10.2.2 并联,并联也是常用的一种形式，其电路如下图所示。,图 10.5,32,10.2.2 并联(续),当12=1时，电路是冲突的。因为这时两个传输门都把各自的输入信号传输给共同的输出。如果两路输入状态相同，且电压值也相等，Vi1=Vi2，则这类传输仍是许可的。但若两路输入的状
12、态不同，电压值不等，且若两个MOS开关也很理想，则电路就矛盾。按照Kirchoff定律，有 Vi1 Vo=0 Vi2 Vo=0则必有Vi1=Vi2，结果是依靠外电路实现新的平衡，强迫Vi1=Vi2。,33,10.2.2 并联(续),定义：1=0，指V1=0 2=0，指V2=0 1=1，指V1=Vdd 2=1，指V2=Vdd I1=0，指Vi1=0 I2=0，指Vi2=0 I1=1，指Vi1=Vdd I2=1，指Vi2=Vdd则两个MOS开关并联后，其输出电压Vo特性为，,34,10.2.2 并联(续),相应的卡诺图为，如果在运行时，能保证不出现冲突情况，则可以把这两个禁止状态划入圈内，可得，O
13、=1 I1+2 I2，除了1+2=0外 O=O，1+2=0可见，它是一种与或逻辑。其中，“与”发生在控制变量i与传输变量Ii之间，条件是不发生冲突；“或”发生在线或逻辑。两路都不使能时，输出为高阻态，保持在前一个状态。,35,10.2.2 并联(续),上式也可写为，O=1(I1)+2(I2)表示，在1控制下传输I1与2控制下传输I2发生线或。显然，两个NMOS传输门的并联，可以推广到任意k个传输门的并联。得，O=1(I1)+2(I2)+k(Ik),36,10.2.3 串并联,串并联是传输门网络的最基本形式，其电路如图所示。它的输出为，O=13(I1)+24(I2)+12(I3)+34(I4)对
14、一个复杂的传输门网络，上式可写为，O=P1(I1)+P2(I2)+Pk(Ik)式中Pk是第k路的各控制变量的逻辑乘积,图 10.6,37,10.3 NMOS反相器,反相器的传输门观点解释NMOS的源极视作传输门的输入端Vi，但是接地，即Vi0。NMOS的漏极视作传输门的输出端，通过RL接Vdd。V=0，MOS管截止，VO=Vdd；V=Vdd，MOS管导通，如RL10k，RMOS1k，则分压比为10:1，VOL Vdd/10，属于低电平，可以作为逻辑“0”。于是有 VO与V的逻辑关系正好是一个反相器。输出状态O是输入状态的非。,38,10.3 NMOS反相器,反相器的共源放大器观点解释NMOS反
15、相器基本电路：共源放大器。Vi=0，MOS管截止，Vo=Vdd；Vi=Vdd，MOS管导通，如RL10K，RMOS1K，则分压比为10:1，VOL Vdd/10，属于低电平，可以作为逻辑“0”。于是有不言而喻，它是一个反相器。输出状态O是输入状态I的非。,图 10.10,39,10.4 NMOS反相器负载电阻的选择,NMOS反相器的负载有四种基本形式：纯电阻负载。工作在饱和区的增强型MOS管负载。耗尽型MOS管负载。工作在非饱和区的增强型MOS管负载。,40,10.4.1 纯电阻负载RL,电路图,图 10.11,41,10.4.1 纯电阻负载RL(续),过去曾认为，用扩散电阻做负载，所占硅片面
16、积太大，因而改用有源器件做负载。但是，随着半导体工艺的发展，特别是离子注入技术的进展，在80年代初期，在NMOS数字集成电路中，又开始采用纯电阻负载。不过，采用的是多晶硅电阻。采用多晶硅电阻作负载的反相器目前已广泛用于构造SRAM电路。因为多晶硅的电阻率高，且易于控制，用它来代替耗尽型管负载后，SRAM存储胞的面积可以节省40%。,42,10.4.1 纯电阻负载RL(续),输入低电平ViL 当Vi=ViL VT时，MOS管导通。如果负载线做在MOS管特性曲线的转折处，则,43,由此可解出VOL，它将是VOH和RL的函数。通常，VOL Vdd，则上式可以简化，得,如果要求反相器输出低电平，低于V
17、OL，则负载电阻RL必须大于该值。,10.4.1 纯电阻负载RL(续),44,10.4.1 纯电阻负载RL(续),反相器的上升沿取决于充电电路。充电电流：ch=RL CL，电阻上的压降为，故输出电压Vo为 Vo=Vdd ich RL=Vdd 显然，当Vo上升到VOH时，就可以确定上升沿。,45,10.4.1 纯电阻负载RL(续),反相器的下降沿取决于放电电路。主要放电路径是CL通过MOS管放电，从VOH放到VOL。从特性曲线上可以看出，整个放电过程中MOS管处于饱和状态，属于恒流放电，其等效电路如图所示,图 10.12,46,10.4.1 纯电阻负载RL(续),注意，这个电路的计算相当麻烦，因
18、为它有三个电源：1)恒流源Ids；2)电源电压Vdd；3)电容初始电压VOH 可以利用叠加原理来计算，它相当于两个电路之和，如图所示。,图 10.13,47,10.4.1 纯电阻负载RL(续),电流源开路的那一部分，它的输出电压VO1可以套用充电电路的结果，电压源短路的那一部分可以转化为电压源形式，如图,图 10.14,48,10.4.1 纯电阻负载RL(续),这样，总的输出电压Vo为，可以检验，上式是正确的。因为当t=0时，Vo=VOH；当t=时，Vo=VOL，于是，理论上讲，要t=才能建立低电平VOL，但实际上，放电放到0.1 VOL就够了。于是，由此可见，在纯电阻负载的反相器中，上升沿与
19、下降沿主要取决于负载电阻RL的选择。,49,10.4.2 饱和增强型负载,如图所示。该电路特点是，用增强型MOS管做负载，且它的栅极连到最高电位Vdd，同漏极电位一样。,图 10.15,50,10.4.2 饱和增强型负载(续),为什么称它为饱和增强型负载呢？这是有道理的。栅极与漏极短路，负载实际上是一个二极管，其伏安特性可以从三极管特性中，按照Vds=Vgs导出。人们把特性曲线的转折点连起来，可以得到一条曲线，它满足Vds=VgsVT，是非饱和区与饱和区的分界线。如果将这条曲线右移VT值，即可得到满足Vds=Vgs的二极管伏安特性。现在，人们就把这条二极管特性作为负载线，而这条二极管特性曲线上
20、任何一点都在原三极管的饱和区内，故称为饱和增强型负载。,51,10.4.2 饱和增强型负载(续),注意，这条二极管特性曲线的起始点为VT，当Vds VT时，也就是Vgs VT，负载管是不导通的，电流为0。故负载特性必须扣除这一段。如图所示。,图10.16,52,10.4.2 饱和增强型负载(续),输出高电平VOH 当Vi=VOLVT时，驱动管截止。在稳定状态下，输出电压可达 VOHVddVTL，但决不会超过该值。式中VTL是负载管的门限电压。VOH低于Vdd一个VTL值这一特性对于多数逻辑电路是不希望的，但是当人们在模数混合电路中希望实现电平位移功能时，这一特性可望得到利用。,53,10.4.
21、2 饱和增强型负载(续),输出低电平VOL 当Vi=VOHVT时，驱动管导通，进入非饱和区工作，但负载管是饱和区工作的，故 利用VOL Vdd，VOL（VOHVT）得，,54,10.4.2 饱和增强型负载(续),进一步解得，上式说明了，若要求高低电平之比VOH/VOL达到10，则驱动管的宽长比(W/L)D应比负载管的宽长比(W/L)L大5倍。注意，除了W/L不同之外，负载管的结构与驱动管的结构完全一致。照理，这两个管子的门限电压是一样的，然而，负载管有体效应，故 VTLVT。,55,10.4.2 饱和增强型负载(续),上升沿取决于充电电路，从VOL充到VOH 我们记得，负载管工作在饱和区，饱和
22、区的电流是恒定不变的。故充电过程是一种恒流充电：因为 VgsL=VdsL=Vdd(Vds)D=Vdd Vo 代入得，采用分离变数法，,56,10.4.2 饱和增强型负载(续),初始条件为，t=0时，Vo=VOL，于是，积分得，移项得，显而易见，只有当t 时，Vo才会充到VOH。这也说明了我们为什么不采用定积分直接求解上升时间，而宁愿采用不定积分，间接求解上升时间的理由。,57,10.4.2 饱和增强型负载(续),为了求解出上升时间，我们把上式改写为，由于它不是指数函数，因而只能近似估计出它的时间常数，等效的充电电阻RL为，,58,10.4.2 饱和增强型负载(续),实际上，充电是通过饱和增强型
23、MOS管实现的，其充电电流满足下式，它的微分电导为，相应的内阻为，由此可见，等效充电电阻RL就等于饱和增强管内阻在工作点上数值的两倍。,59,10.4.2 饱和增强型负载(续),下降沿取决于放电电路 在研究放电电路时，有两个特点需要注意：1）前面已讲过，驱动管的(W/L)D比负载管的(W/L)L大5倍以上，这意味着驱动管的内阻比负载管内阻小得多。故在CL放电期间可以忽略负载管的影响，仅需考虑驱动管的影响。这样，放电电路就可以简化。2）放电是高电平VoH向低电平VoL过渡。开始放电时，驱动管的漏极电压较高，处于饱和区，放电电流是常数。,60,10.4.2 饱和增强型负载(续),利用上面的公式，可
24、以直接计算电压下降V所需要的时间。如果Vo下降到这样的程度，达到 Vo=Vds=Vgs VT 即 V=VoH（VoH VT）=VT 时，驱动管进入非饱和区，Ids不再是常数，需要换Ids公式。故这段放电时间tdis1为，从Vo=Vds=VoH VT开始，下降到VoL，这一段是在非饱和区，放电电流不是常数，故不能用上面的近似公式，只能求解微分方程式：,61,10.4.2 饱和增强型负载(续),解得，式中 D=CLRD，是放电时间常数。是驱动管在线性段上的内阻。现将初始条件 t=0 tdis2，Vo=VoH VTVo，代入得，合并得：tf=tdis1+tdis2,62,10.4.2 饱和增强型负载
25、(续),通常，饱和电流大，放电快，故tdis1 VT，VoH VoL，则上式简化为，我们对比充电时间常数ch与放电时间常数D，可以发现，区别仅在于，即驱动管的(W/L)D与负载管的(W/L)L之比的2倍。显然，放电时间大致只有充电时间的十分之一。换言之，在反相器中，门的延迟，主要来源于缓慢的充电时间。,63,10.4.3 耗尽型负载,耗尽型负载广泛应用于NMOS电路，其电路符号和特性曲线如图所示。,图 10.17,64,10.4.3 耗尽型负载(续),由于耗尽型管的门限电压是负的，当栅极与源极短路时，管子永远是导通的。这样，当Vi VT，驱动管导通，进入非饱和状态时，负载管却是饱和状态。于是，
26、,65,10.4.3 耗尽型负载(续),若 VoL VoH VT，则考虑到有体效应，则VTL应取平均值，或取最坏情况计Ids值。,66,10.4.3 耗尽型负载(续),上升沿取决于充电电路。因那时驱动管截止，负载管处于饱和状态，故属于恒流充电。如果从VoL充到VoH，则,67,下降沿取决于放电电路。而放电电路同以前的一样，不必重算。下面简单计算一下，就可以知道耗尽型负载反相器的特性是不错的。若Vdd=5V，VT=1V，VTL=4V，VoH=5V，VoL=0.5V，则可见，驱动管的宽长比只需比负载管大4倍。因而，L可以大一些，充电时间就可以短。,10.4.3 耗尽型负载(续),68,10.5 C
27、MOS反相器,10.5.1 电路图标准的CMOS反相器电路如图所示。注意1：NMOS和PMOS的衬底是分开的，NMOS的衬底接最低电位地，PMOS的衬底接最高电位Vdd。,图 10.18,69,10.5.1 电路图（续）,注意2：NMOS的源极接地，漏极接高电位；PMOS的源极接Vdd，漏极接低电位。注意3：输入信号Vi对两管来说，都是加在g和s之间，但是由于NMOS的s接地，PMOS的 s接 Vdd，所以Vi对两管来说参考电位是不同的。,70,10.5.2 转移特性,在分析CMOS反相器的特性时，注意如下事实：在电路中，PMOS和NMOS地位对等，功能互补它们都是驱动管，都是有源开关，部分的
28、互为负载：它们都是增强型MOSFET对于NMOS有对于PMOS有对输入和输出信号而言，PMOS和NMOS是并联的,Vi Vtn 导通,Vi Vdd-|Vtp|截止Vi Vdd-|Vtp|导通,71,10.5.2 转移特性（续）,在直流电路上，PMOS和NMOS串联连接在Vdd 和地之间，因而有Idsn从NMOS的d流向s，是正值,Idsp从PMOS的d流向s，是负值。,Vdsn-Vdsp=Vdd,72,10.5.2 转移特性（续）,把PMOS视为NMOS的负载，可以像作负载线一样，把PMOS的特性作在NMOS的特性曲线上。如图所示,图 10.19,73,10.5.2 转移特性（续）,整个工作区
29、可以分为五个区域来讨论：1.A区：0 Vi VtnNMOS截止 Idsn=0PMOS导通Vdsn=Vdd Vdsp=0 等效电路如右图所示。,图 10.20,74,10.5.2 转移特性（续）,2.B区：Vtn Vi Vdd NMOS导通，处于饱和区，等效于一个电流源：称之为NMOS平方率跨导因子。PMOS等效于非线性电阻：称之为PMOS平方率跨导因子。在Idsn的驱动下，Vdsn自Vdd下降,|Vdsp|自0V开始上升。等效电路如图所示。,图 10.21,75,10.5.2 转移特性（续）,3.C区：Vi VddNMOS导通，处于饱和区，PMOS也导通，处于饱和区，均等效于一个电流源，等效电
30、路如右图所示。此时有，,图 10.22,76,10.5.2 转移特性（续）,两个电流必须相等，即 Idsn=Isdp，所以 如果n=p，且有 Vtn=-Vtp，则有 Vi=Vdd/2但是，n(2-3)p，所以应有 Wp/Lp 2.5 Wn/Ln由n=p，Vtn=-Vtp和Vi=Vdd/2，应有VO=Vdd/2,77,10.5.2 转移特性（续）,比(n/p)对转移特性的影响，如下图所示。,图 10.23,78,10.5.2 转移特性（续）,4.D区：Vi+Vtp与B区情况相反：PMOS导通，处于饱和区，等效一个电流源：NMOS强导通，等效于非线性电阻：等效电路如图所示。,图 10.24,79,
31、10.5.2 转移特性（续）,5.E区：Vi Vdd+Vtp PMOS截止，NMOS导通。Vdsn=0|Vdsp|=VddIdsp=0 等效电路如图所示。,图 10.25,80,10.5.2 转移特性（续）,综合上述讨论，CMOS反相器的转移特性和稳态支路电流如图所示。,图 10.26,81,10.5.2 转移特性（续）,PMOS和NMOS在5个区域中的定性导电特性。,82,10.5.2 转移特性（续）,对于数字信号，CMOS反相器静态时，或工作在A区，或工作在E区。此时有：Vi=0(I=0)Vo=Vdd(O=1)Vi=Vdd(I=1)Vo=0(O=0)从一种状态转换到另一种状态时，有：(I=
32、0)(I=1)(I=1)(I=0),Is-s 0Ptr 0,Is-s=0 Pdc=0,83,10.5.2 转移特性（续）,对于模拟信号，CMOS反相器必须工作在B区和D区之间，反相器支路始终有电流流通，所以 Is-s 0，Pdc 0。,84,10.5.3 CMOS反相器的瞬态特性,研究瞬态特性与研究静态特性不同的地方在于必须考虑负载电容（下一级门的输入电容）的影响。脉冲电路上升，下降和延迟时间的定义，既如图所示。tr：(Vo=10%VomaxVo=90%Vomax)tf：(Vo=90%VomaxVo=10%Vomax)td：(Vi=50%VimaxVo=50%Vomax),图 10.27,85
33、,i)Vi从1到0,CL充电。如图10.28所示。在此过程中，NMOS和PMOS源、漏极间电压的变化过程为：Vdsn：0Vdd|Vdsp|：Vdd0，即 123原点,CMOS反相器的瞬态特性,图 10.28,86,考虑到上拉管导通时先为饱和状态而后为非饱和状态，故输出脉冲上升时间可分为两段来计算，如图10.29所示。,CMOS反相器的瞬态特性,图 10.29,87,1、饱和状态时 假定VC(0)=0,恒流充电时间段有，积分得,CMOS反相器的瞬态特性,88,2、非饱和状态时 线性充电时间段有，积分得，经变量代换，部分分式展开，可得，总的充电时间为，tr=tr1+tr2 如果Vtp=-0.2 V
34、dd，则,CMOS反相器的瞬态特性,89,ii)Vi从0到1,CL放电 NMOS的导通电流开始为饱和状态而后转为非饱和状态，故与上面类似，输出脉冲的下降时间也可分为两段来计算。如图所示。,图 10.30,CMOS反相器的瞬态特性,90,1、饱和状态 假定VC(0)=Vdd，恒流放电时间段有，积分得，,CMOS反相器的瞬态特性,91,2、非饱和状态 线性放电时间段有，,CMOS反相器的瞬态特性,92,总的放电时间为 tf=tf1+tf2 如果Vtn=0.2 Vdd，则 如果Vtn=|Vtp|，bn=bp，则 tr=tf CMOS的输出波形将是对称的。,CMOS反相器的瞬态特性,93,10.6 反
35、相器的时延功率乘积,10.6.1 静态功耗管子导通时，就有功耗。不导通时，就无功耗。显然，导通功耗为，Pdc=IdsVdd不导通时，Pdc=0。平均功耗为Pdcav=IdsVdd。式中Ids是输出低电平时，反相器的直流电流,94,10.6 反相器的时延功率乘积（续）,10.6.2 瞬态功耗它是充放电期间所消耗的功率。这是充电能量。于是，充放电总能量为，充放电总功率为 PT=W/T=CE2f，式中f是开关频率。最大开关频率为，因而，最大功耗为 P=Pdcav+PT=IdsVdd+CLVdd2 fmax,95,10.6 反相器的时延功率乘积（续）,10.6.3 反相器延时为 10.6.4 时延功耗
36、乘积,96,10.6.4 反相器的时延功率乘积（续）,可见，时延功耗乘积正比于CLVdd2。于是，1）减小CL可直接降低时延功耗乘积。因为在芯片内部，本级电路的输入电容即为前级的负载电容CL。所以减小CL的任务就变成了减小管子的输入电容。而输入电容的大小与管子的尺寸，对CMOS电路主要是栅极的尺寸成正比。所以减小CL的任务最终就变成了减小管子的尺寸。这就是为什么人们不断减小管子的尺寸，特别是减小特征尺寸的一个原因,97,10.6.4 反相器的时延功率乘积（续）,2）由于时延功耗乘积正比于Vdd2，降低Vdd就成为集成电路工艺进步和设计创新的强大推动力。表1给出未来10年工艺进步与电源电压降低的发展预测。,
