《数字电路教案》PPT课件.ppt

《《数字电路教案》PPT课件.ppt》由会员分享，可在线阅读，更多相关《《数字电路教案》PPT课件.ppt（133页珍藏版）》请在三一办公上搜索。

1、第2章 数字逻辑基础,2.1 数制和码 2.2 逻辑代数基础 习题,学完本章要掌握,常用数制（十进制、二进制、十六进制、八进制）及不同数制的数的相互转换；常用的二-十进制码逻辑代数的基本概念、公式、定理及应用逻辑函数的表示方法（真值表、函数表达式、逻辑图、卡诺图、波形图）及其相互转换逻辑函数的公式化简和卡诺图化简。,1.1 数 制 和 码-常用数制,数制是计数进位制的简称在日常生活和生产中，人们习惯用十进制数.而在数字电路和计算机中，只能识别“0”和“1”构成的数码，所以经常采用的是:二进制数十六进制数八进制数。,十进制（Decimal）,有09共10个数码计数“基数”为10数的组成自左向右由

2、高位到低位排列计数时，“逢十进一，借一当十”数码在不同的位置代表的数值不同，相应位的数码 所代表的实际数值称之为“位权”或简称为“权”,位数越高，权值越重,左边位的权是右边位的权的10倍（个位权100，十位101，百位102）十进制数616可表示为 616=610211016100,对于任意一个十进制数，都可以表示成,式中，Ki为十进制数第i位的数码，n表示整数部分的位数，m表示小数部分的位数，n、m都是正整数，10i为第i位的位权值。（个位的权100）例如，十进制数54.214可表示为,54.214=51014100210-1110-2410-3,二进制（Binary）,数码：0和1组成：自

3、左向右由高到低位排列计数基数：2位权值：2的幂计数规律：“逢二进一，借一当二”,对于任意一个二进制数，都可以表示为,式中，Ki为二进制第i位的数码，2i为第i位的位权值，n表示整数部分的位数，m表示小数部分的位数，n、m均为正整数。例如，二进制数1101.101可以展开成,（1101.101）2=123+12202112012-102-212-3,十六进制（Hexadecimal）,数码：09，A、B、C、D、E、F组成：自左向右由高位向低位排列计数基数：16计数规律：“逢十六进一，借一当十六”位权值：16的幂,十六进制数比二进制数位数少，便于书写和记忆，因此在计算机中经常使用。任意十六进制数

4、可表示为：,式中，Ki为十六进制数第i位的数码，16i为第i位的位权值，n、m的含义与式（1-1）和式（1-2）中含义相同。例如，十六进制数5A.B4可表示为,(5A.B4）16=516110160 1116-1416-2,八进制数,8个数码：07计数基数：8计数规律：“逢八进一，借一当八”位权值：8的幂位权展开式：同二、十、十六进制数,数 制 对 照 表,数制转换,二进制数转换成十进制数按权相加法将二进制数按位权展开后相加，即得等值的十进制数。例如,（101.101）2=12202112012-1+02-2+12-3 4010.50+0.125（5.625）10,二进制数的位权值表,十进制数

5、转换成二进制数,整数部分：“除2取余”法纯小数部分“乘2取整”法,例：将十进制数37.562转换成误差不大于2-6的二进制数，可按下述步骤进行：整数部分37用“除2取余”法：,例,可得,（37）10=（100101）2,小数部分0.562用“乘2取整”法：,0.5622=1.124 1 K-1=10.1242=0.248 0 K-2=00.2482=0.496 0 K-3=00.4962=0.992 0 K-4=00.9922=1.984 1 K-5=1,最后余的小数0.9840.5，根据“四舍五入”原则，可得K-6=1。因此,（0.562）10（0.100011）2,其误差2-6。最后得到,

6、（37.562）10（100101.100011）2,二进制数转换成十六、八进制数,十六进制的基数为 16，4位二进制数就相当于 1位十六进制数将二进制数转换成十六进制数.解:先将其分组为（0110 1001 1010.0100 1100）2，再将各组4位二进制数转换为对应的十六进制数，得,（0110 1001 1010.0100 1100)=(69A.4C）16,八进制的基数为823，3位二进制数就相当于1位八进制数。所以，二进制数转换成八进制数的方法是将二进制数按3位分成一组转换成对应的八进制数即可。,4.十六、八进制数转换成二进制数 由于每位十六进制数对应于一个4位二进制数，因此，任意十

7、六进制数均可由各位变成4位二进制数而得相应的二进制数形式。例如，将十六进制数6E.5A3转换成二进制数，即,（6E.5A3）16=(0110 1110.0101 1010 0011）2,同样，每位八进制数对应于一个3位二进制数，因此，任意八进制数均可由各位变成3位二进制数而得相应的二进制数形式。例如，将八进制数52.4转换成二进制形式，即,（52.4）8=(101 010.100）2,5.十六、八进制数转换成十进制数 可由“按权相加”法分别得到十六十、八十的转换。例如，把十六进制数5A.48转换成十进制数，即,（5A.48）16516110160416-1816-2=8010+0.250.03

8、1 25=（90.281 25）10,把八进制数63.4转换成十进制数，即,（63.4）868138048-1 48+30.5（51.5）10,6.十进制数转换成十六、八进制数 十进制数转换成十六进制数的方法：整数部分采用“除16取余”法，小数部分采用“乘16取整”法十进制数转换成八进制数的方法：整数部分采用“除8取余”法，小数部分采用“乘8取整”法。也可以先将十进制数转换成二进制数，再由二进制数转换成十六或八进制数。例如,（42.25）10（101010.01）2（2A.4）16（52.2）8,二进制数的算术运算,1.四则运算在二进制数运算中，进位时“逢二进一”，借位时“借一当二”。,二进制

9、数有下列基本数值运算关系式,0+0=0 00=00+1=1 01=01+1=10 11=1,下面举例说明二进制加、减运算。,在数字系统（如计算机）中乘法运算一般用加法运算做，即被乘数自身连续相加，相加的个数等于乘数；除法运算可用减法运算来做，即从被除数中不断减去除数，所减的次数就是商，剩下不够减的部分就是余数。若能把减法也变为加法，运算形式就单一化了。数字系统中正是这样做的。,2.减法的补码运算,如何实现减法变加法呢？以时钟为例，把时针从8拨到5，既可以逆时针后拨（减法）3小时，也可以顺时针前拨（加法）9小时。因为表盘的最大读数为 12，任一读数加 12后仍为原值，即:8-3=5 89=12+

10、5,减法的补码运算,这里，称12为模，-3叫原码，9是-3的补码。这个例子表明，运用补码运算可以把减法运算变成加法运算，在运算时须把参与运算的数变为补码形式，然后相加，其和也为补码形式。例如4位二进制数，其模为（10000）2，其最高位1不可能在电路中表示出来，而低4位全是0，所以任何4位二进制数加其模数仍为原4位二进制数。,3.补码运算的基本步骤,（1）找到运算的模数 n位二进制数的运算模数为2的n次方。因为数字系统中一个实际加法器电路的位数n总是确定的，运算中若出现向最高位以上的进位必然被舍去（称为溢出）。()运算数变为补码形式()运算时符号位和数值位一起参加运算,二进制数的补码：,最高位

11、为符号位，正数为0，负数为1；正数的补码和它原码相同（正数加模不变)；负数的补码将其原码逐位求反得到其反码，然后在最低位加1求得（由负数加模可得）。补码运算后的和数仍是补码形式，若结果是正数，和数的大小直接表示和数的值；若和数是负数，必须对和数求一次补码才能得到该负数的值。,运算结果,如何判断运算的结果（补码）是正数还是负数呢？可以从补码的最高位看出，当最高位为“0”时，表示是一个正数的补码，也就是该正数原码，当最高位为“1”时，表示是一个负数的补码。也就是说，带符号数的补码的最高位也是符号位。需要说明的是，若符号位不参加运算，则补码求和后当最高位为“1”时，表示是一个正数的补码，也就是该正数

12、原码，当最高位为“0”时，表示是一个负数的补码。,【例】设A1=0111，A2=0011，试求:（1）A1A2；（2）A2A1。,解（1）A1-A2（0111）2（0011）2（0 0111）2（1 1100）2+（0001）2（00100）2,最高位为0，所以其差值是一个正数，差值为（0100）2=（4）10。,（2）A2A1（0011）2（0111）2（0 0011）2（1 1000）2+（0001）2（1 1100）2,最高位为1，所以其差值是一个负数，需再求一次补码才能变为原码：,（1100）2补（0011）2（0001）2=（0100）2,因此差值为（0100）2=（4）10。,常用

13、二十进制码与ASCII码,1.常用二十进制码用4位二进制数码表示1位十进制数，简称二十进制码，又叫BCD码。常用的BCD码分有权码和无权码两类。有权码用代码的位权值命名。如8421码自左至右的位权值为8、4、2、1；2421码的位权值则为2、4、2、1。它们均可按位权展开式求得所代表的十进制数。8421码是最为常用的，应予牢记,无权码,无权码每位无确定的位权值，不能使用位权展开式，但各有其特点和用途。例如格雷码（又叫循环码、反射码），其相邻两个编码只有一位码状态不同，在后面将会用到它的这一特点来进行逻辑函数的图形法化简。,常 用 BCD 码表,奇偶校验码,功能：能检验二进制信息在传送过程中出现

14、错误组成：信息位（需要传送的信息）和奇偶校验位。特点：代码中1的个数按预先的规定为奇数或偶数 1的总个数为奇数时称为奇校验，1的总个数为偶数时称为偶校验。一旦某一代码在传送过程中出现1的个数不是奇（偶）数个时，就会被发现。,十进制数码的奇偶校验码表,7位字符编码表(ASCII码),.2 逻辑代数基础,1.逻辑变量:二值(”0”1”)变量称为逻辑变量。0和1不表示数量的大小，只表示完全对立的两种逻辑状态。通常，1表示条件具备或结果发生；0表示条件不具备或结果不发生。例如:开关的通和断、灯泡的亮和暗、信号的有和无、电平的高和低、晶体管的导通和截止等相互对立的逻辑关系.在逻辑代数中用仅有两个取值（0

15、和1）的变量来表示.逻辑变量可以分为两类：逻辑自变量（简称逻辑变量）和逻辑因变量（即逻辑函数）。,逻辑代数基础,2.逻辑函数如果逻辑自变量A、B、C、的取值确定以后，逻辑因变量Z的值也被惟一地确定了，则称Z是A、B、C、的逻辑函数，记作 Z=F(A,B,C,),3.基本逻辑关系（运算）及表示方法,逻辑关系是指逻辑变量的因果关系。最基本的逻辑关系有“与”、“或”、“非”3种，相应的也有3种最基本的逻辑运算：与运算、或运算和非运算。逻辑关系可以用图形符号、逻辑表达式和真值表来表示,与逻辑关系、与运算,当决定一件事情的各个条件全部具备时，这件事才会发生，这样的因果关系叫做与逻辑关系，简称与逻辑.图（

16、a）电路中，只有当开关A与B全闭合时灯Z才会亮，所以说灯Z与 A、B是与逻辑关系。图（b）是我国新国标所规定的（下同）与逻辑的图形符号。,图 2.2.1 与逻辑(a)电路举例；(b)图形符号,真值表:列出逻辑自变量取值的所有状态组合及逻辑因变量的对应值 状态赋值:表中，0表示开关断开（条件不具备）、灯灭（结果不发生）；1表示开关闭合（条件具备）、灯亮（结果发生）表与逻辑真值表,Z=AB,与运算的表达式(对应图（a）电路),读作Z等于A与B或Z等于A乘B，逻辑乘符号“”可以省略，故上式也可写为Z=AB。,与逻辑的运算规则与普通代数相似：,00=0 01=0 10=0 11=1,或逻辑关系、或运算

17、 当在决定一件事情的各个条件中，只要具备一个或者一个以上的条件时，这件事情就会发生，这样的因果关系称之为或逻辑关系，简称或逻辑。图（a）所示电路中，灯Z亮与开关A、B闭合是或逻辑关系,图（b）是或逻辑的图形符号。或逻辑关系对应的逻辑运算为或运算。对于图（a）电路中的逻辑变量Z、A、B，其逻辑运算表达式为,图 2.2.2 或逻辑(a)电路举例；(b)图形符号,或逻辑电路举例和图形符号,表二变量A、B或逻辑真值表,Z=A+B,读作Z等于A或B，也可读作Z等于A加B。,或逻辑关系对应的逻辑运算为或运算。对于图（a）电路中的逻辑变量Z、A、B，其逻辑运算表达式为,或逻辑运算表达式,或逻辑的运算规则,0

18、0=001=110=111=1,非逻辑关系、非运算非（反）逻辑关系就是结果否定所给的逻辑条件，或者结果的产生是条件的逻辑反。在图.2.3（a）所示电路中，灯Z亮与开关A闭合是非逻辑关系，即开关A闭合，灯暗，开关A断开，灯亮。图.2.3（b）是非逻辑的图形符号。,图.2.3 非逻辑(a)电路举例；(b)图形符号,非逻辑电路举例和图形符号,表2.2.3 非逻辑真值表,非逻辑关系相对应的逻辑运算为非运算。图.2.3（a）电路的逻辑运算表达式为,读作Z等于A非（反）。A上面的一横和图.2.3（b）中的小圆圈都是表示逻辑非的意思。非逻辑的运算规则为,非逻辑运算表达式,其他5种基本逻辑关系在上述3种最基本

19、的逻辑关系的基础上，可以组合其它5种逻辑关系：与非、或非、与或非、异或和同或。图.2.4所示为它们的图形符号，其逻辑运算表达式为,图.2.4()与非逻辑；(b)或非逻辑；(c)与或非逻辑；(d)异或逻辑；(e)同或逻辑,常用的5种逻辑关系图形符号,异或逻辑和同或逻辑,异或逻辑关系的含义为：两个逻辑自变量状态相同时，结果不发生，而状态不同时，结果才发生。异或逻辑的反为同或逻辑，即两变量相同时，输出为1，相异时，输出为0。表是异或和同或逻辑的真值表。,表2.2.4 异或逻辑Z4和同或逻辑Z5真值表,逻辑代数的重要规则、基本公式和定理1.逻辑代数的3个重要规则（1）对偶规则：如果两个逻辑表达式相等，

20、则它们的对偶式也一定相等。对于任何一个逻辑表达式Z，如果把式中的“”换成“”，“”换成“”，“1”换成“0”，“0”换成“1”,且保持原表达式的运算优先顺序，就可以得到一个新的表达式Z，Z称为Z的对偶式。例如,在运用对偶规则时，要特别注意保持原表达式运算符号的优先顺序：先括号，后“与”，再“或”运算。必要时加上括号（例如Z1的对偶式Z1）。,求对偶式,运用反演规则时，要特别注意两点：运算符号的优先顺序与对偶规则相同。不是一个变量上的反号应保持不变。,（3）代入规则：在任何逻辑等式中，如果等式两边均出现某一变量，都代之以一个函数，则等式仍然成立。,2.逻辑代数的基本公式和定理,（2）还原律,（3

21、）同一律,AA=AA+A=A,（1）1-0律,（4）交换律,AB=BAA+B=B+A,（5）结合律,(AB)C=A(BC)(A+B)+C=A+(B+C),（6）分配律,A(B+C)=AB+ACA+BC=(A+B)(A+C),（7）反演律,（8）吸收律,(9)附加律,上述反演律（又叫德摩根定律）在进行逻辑函数表达式的转换和求逻辑函数的反函数时十分有用，应予灵活掌握。通过反演律也可以证明反演规则,上列公式都可以用分别列出等式两边的真值表来证明其正确性。,代入规则的应用,可以扩大基本公式运用范围将已知等式中某一变量用任意函数代替后，就可得到新的等式。例如，已知,用Z=AC代替等式中的A，根据代入规则

22、等式仍然成立，则得到,异或运算的有关公式,如果，则,因果互换律,异或运算的有关公式,常量和变量的异或运算,异或运算的有关公式,2.2.3 逻辑函数的表示方法及其转换,逻辑函数的4种表示方法：真值表逻辑表达式（函数表达式）逻辑图卡诺图。它们各有特点，而且可以互相转换。,1.真值表 真值表是以表格的形式反映输入逻辑变量的取值组合与函数值之间的对应关系的。特点:直观、明了 在把一个实际逻辑问题抽象为数学问题时，使用真值表最为方便。在进行数字电路的逻辑设计时，首先是根据设计要求，列出真值表。,【例2.2.1】一个电路有3个输入端，1个输出端，其功能是输出电平应与输入信号多数的电平保持一致。列出该电路的

23、真值表。解（1）设定输入、输出变量:设输入变量为A、B、C，输出变量为Z;进行逻辑变量的状态赋值:设高电平用1表示,低电平用0表示。,（2）列真值表 3个输入变量共有8种取值组合，在真值表中一一列出，再根据题意分析输出与输入信号的逻辑关系，即可列出如例的真值表如下。,表2.2.5 例的真值表,列真值表时要注意的问题,一定要把所有输入逻辑变量的取值组合列全，n个输入变量共有2的n次方个取值组合，在此基础上列出输出逻辑变量(即逻辑函数)的全部对应值。有时输出变量不只一个，它们和输入变量之间都是逻辑函数关系，亦应在真值表中一一列出。有时为了简便，在真值表中只列出那些使函数值为1的输入变量取值组合，而

24、不列出使函数值为0和不会出现的组合，这也是允许的。,2.函数表达式 用与、或、非等逻辑运算表示逻辑函数中各个变量之间逻辑关系的代数式，叫做函数表达式或逻辑表达式。主要优点：（1）书写简洁、方便,便于利用逻辑代数的公式和定理进行运算、变换。（2）便于画出逻辑图(工程图)。只要用相应的逻辑关系的图形符号代表表达式中的有关运算，即可得到逻辑图。缺点:不如真值表直观，尤其是在逻辑函数比较复杂时，难以直接从变量取值看出函数的值。,3.逻辑图逻辑图就是用逻辑图形符号来表示逻辑函数与变量之间的逻辑关系。一般图形符号都有相应的电路器件，所以，逻辑图也叫逻辑电路图，它比较接近工程实际。,4.卡诺图卡诺图实际上是

25、真值表的另一种表示形式，我们将在下面逻辑函数的化简部分中详细介绍。,5.真值表和函数表达式之间的互相转换1）由真值表求函数表达式(1)最小项的概念：对于n个变量，如果P是一个含有n个因子的乘积项，在P中每一个变量都以原变量或反变量的形式作为一个因子出现一次，且仅出现一次，则称P为n个变量的一个最小项。n个变量共有2n个最小项。,例2.2.1所示函数Z与变量逻辑关系真值表中，3个变量ABC有8种取值组合，即000、001、010、011、100、101、110、111；相应的乘积项也有8个，即。这8个乘积项都有3个因子；每一个变量都以原变量或者反变量的形式作为一个因子出现一次，且仅出现一次，我们

26、把这8个乘积项称为3个变量A、B、C的最小项。,最小项的性质：每一个最小项对应了一组变量取值，而任意一个最小项只有对应的那一组变量取值组合使其值为1；任意两个最小项的积恒为0；全体最小项之和恒为1。,表2.2.6 三变量最小项的真值表,对最小项进行编号主要是为了叙述和书写方便，编号的方法是：把与最小项对应的那一组变量取值组合当成二进制数，与其对应的十进制数就是该最小项的编号。例如变量A、B、C的最小项对应的变量取值组合是 000，相应的十进制数是“0”，因此其编号是“0”，记作m0。表2.2.6中列出了三变量A、B、C的每个最小项的相应编号。,最小项的编号,(2)由真值表求函数表达式 在真值表

27、中，挑出那些使函数值为1的变量取值组合所对应的最小项相加，即得到函数的标准与或式。例如,由表写出函数的标准与或式为,也可写成,2）由函数表达式求真值表两种方法：(1)把函数表达式中所有输入变量的全部取值组合（N个变量有2N个状态取值组合）一一带入函数表达式中，分别计算对应的函数值后列表（真值表）即可。(2)把函数表达式化为标准与或式（最小项之和式），再由标准与或式求真值表。,【例2.2.2】求函数Z=AB+BC+CA的真值表。解:,显然，此例函数Z的真值表即为表所示。,先把函数表达式变换成标准与或式，再求真值表。,其简化的真值表为表。,先把函数表达式变换成标准与或式，再求真值表,表2.2.7

28、例的真值表,6.函数表达式和逻辑图之间的互相转换1）由函数表达式画逻辑图 只要把函数表达式中的逻辑运算用相应的图形符号一一代替画出即可。例如，函数,的逻辑图如图所示。,图2.2.5 L的逻辑图,图2.2.6 Si、Ci的逻辑图,2）由逻辑图求函数表达式,由图可求出输出函数的逻辑表达式为,方法:在逻辑图中，先逐级写出逻辑表达式，最后写出输出逻辑函数式。,2.2.4 逻辑函数的化简,一个逻辑函数的真值表是惟一的，但函数表达式可以有多种形式。对逻辑函数进行化简，求得最简表达式，可使实现逻辑函数的逻辑电路及问题的分析简单化，在工程上可以节省元器件，提高电路的可靠性。逻辑函数化简有公式法和图形法两种。,

29、2.2.4 逻辑函数的化简1.逻辑表达式的类型和最简与或表达式 与或表达式 或与表达式、与非与非表达式、或非或非表达式、与或非表达式。例如，逻辑函数式,可以有5种表达式，其转换方法如下：,（1）原式是与或表达式。（2）将原式两次求反，再用反演律，求得 是与非与非表达式。（3）由与非与非表达式，用反演律和附加公式,求得 是与或非表达式。（4）由与或非表达式，用反演律，求得 是或与表达式。（5）将或与表达式两次求反，再用反演律,求得 是或非或非表达式。,最简与或表达式的要求：乘积项的个数最少；每个乘积项中变量的个数也最少。化简逻辑函数时一般是先求最简与或表达式。如果工程上需要用其他电路形式来实现，

30、利用上述转换方法可求得所需的逻辑函数表达式。,最简与或表达式,2.公式化简法,利用逻辑代数中的公式和定理对函数进行化简。方法的基础是熟记并灵活运用所学逻辑代数的公式。常用公式有:,【例 1.2.4】求函数,的最简与或式。,【例1.2.5】求函数的最简与或 式。解,3.图形化简法,方法:借助卡诺图求逻辑函数的最简与或表达式逻辑变量的卡诺图:把所有组成逻辑函数的逻辑变量的最小项用小方格的形式表示出来即可得到逻辑变量的卡诺图。n个变量的卡诺图由2的n次方个小方格组成，每个小方格对应着n个变量的一个最小项。变量的卡诺图的组成特点是把逻辑相邻的最小项安排在几何位置相邻的小方格中。,3.图形化简法,两个最

31、小项中除一个变量不同外，其他的变量都相同，这两个最小项叫做逻辑上具有相邻性。例如，m7 和m5 是逻辑相邻的。卡诺图中最小项的编号可以在小方格的右下角标出，也可以不一一列出，而是在图形左上角标注变量，在左边和上边标注其对应的变量取值，这样每个小方格所代表的最小项编号，就是其左边和上边变量取值组合对应的最小项编号。,图2.2.7 变量的卡诺图(a)三变量卡诺图；（b）四变量卡诺图；（c）五变量卡诺图,3、4、5变量的卡诺图,图形化简法,几何相邻包括 3种情况：相接紧挨着；相对任意一行或一列的两头；相重对折起来位置重合。为了使几何相邻的最小项具有逻辑相邻性，变量取值的顺序要按照格雷码排列。例如图（

32、b）中，AB和 CD都是按照 00、01、11、10的顺序排列的。逻辑相邻的两个最小项相加时，可以消去互补的那一个变量而留下公因子项。例如图（a）中，m5+m7=AC。,2）逻辑函数的卡诺图,在变量卡诺图中，在对应逻辑函数值为1的变量取值组合对应的小方格填上1，函数值为0的填上0，就可得到逻辑函数的卡诺图。如果给出的是逻辑函数的真值表，只要一一对应填入函数值即可。例如对应表所示的真值表，画出函数Z的卡诺图如图所示。,图 2.2.8 Z 的卡诺图,逻辑函数的卡诺图,如果给出的是逻辑函数的标准与或式最小项表达式，只要在变量卡诺图上找到函数表达式所包括的全部最小项对应的小方格，并填上1，其余的小方格

33、填0，即可得函数的卡诺图。例如，函数表达式为,即,只要在四变量卡诺图中最小项m5、m6、m10、m11、m14、m15对应的小方格中填1，其余填0，即可得Y的卡诺图如图所示。,图 2.2.9 Y 的卡诺图,如果给出的是一般逻辑函数表达式，可先将函数变换成与或表达式，然后再变换为标准与或式，即可根据上述方法画出逻辑函数的卡诺图。也可由逻辑函数的一般与或表达式直接画出卡诺图，即在变量卡诺图中，把与或表达式中每一个乘积项所包含的那些最小项（该乘积项就是这些最小项的公因子）处都填上1，其余的填上0，即可得函数的卡诺图。,图形化简法,【例2.2.6】画出函数的卡诺图。解,式中:,图 2.2.10【例2.

34、2.6】Z的卡诺图,【例2.2.6】的卡诺图,3）用卡诺图化简逻辑函数的步骤(1)画出逻辑函数的卡诺图。(2)画合并圈。将包含2i（i=0，1，2，3，）个相邻为1的小方格圈起来，目的在于合并最小项，消去一些变量。(3)合并最小项，写出最简与或表达式。对卡诺图中所画的每一个合并圈，都可以写出一个相应的与项，将这些与项相加即得函数的最简与或式。,画合并圈时应注意的问题：(1)圈内1格的个数必须是2i（i0，1，2，3，），即为1，2，4，8，。因为2i个最小项相加，提出公因子后，剩下的2i个乘积项，恰好是要被消去的i个变量的全部最小项，根据最小项的性质，它们的和恒等于1，所以可被消去，如图图所示

35、。2个1格合并可消去一个变量，4个1格合并可消去两个变量，8个1格合并可消去三个变量。,图 2.2.11 2个1格合并消去一个变量,图2.2.12 4个1格合并消去两个变量,图2.2.13 8个1格合并消去三个变量,(2)1格都不能漏圈，否则，最后化简出的表达式与所给函数不相等。(3)在不违反（1）、（2）的原则下，合并圈应尽可能大，圈的个数尽可能少。圈大，消去的变量多，与项中的变量数就少；圈的个数少，与项的个数也少，这样才有利于达到最简。图和图给出了两个例子。,画合并圈时应注意的问题：,图2.2.14 圈的面积尽可能大（b）正确,图2.2.15 圈的个数尽可能少（b）正确,(4)允许1格重复

36、圈，但每个圈至少应包含1个新的1格。可以重复圈的依据是同一律AA=A。但是，如果某个圈中的所有1格都已被其他圈圈过，那么这个圈对应的与项是多余项，如图所示。,画合并圈时应注意的问题：,图2.2.16 每个圈至少应包含一个新的最小项（b）正确,图形法化简逻辑函数时，由于合并最小项方式不同，得到的最简与或式也会不同。这种方法简单直观、容易掌握。但如果逻辑变量的个数大于5，就会因图形复杂而失去实用意义。,【例2.2.7】用图形法将下列逻辑函数化为最简与或式：(1)1(A,B,C)=m(0,3,4,7);(2)。解 Z1、Z2可直接由表达式画卡诺图，然后化简，如图2.2.17所示，化简得,图2.2.1

37、7 例2.2.7 函数的卡诺图,4）用卡诺图求反函数的最简与或表达式 在函数Z的卡诺图中，合并那些使函数值为0的最小项，即可得到 的最简与或式。例如，用卡诺图求函数 的反函数的最简与或表达式，只需画出Z的卡诺图，合并使函数值为0的最小项m3、m5、m6、m7，即可得,4.具有约束的逻辑函数的化简1）约束、约束项和约束条件 约束是指逻辑函数的各个变量之间具有的相互制约的关系，由有约束的变量所决定的逻辑函数，叫做有约束的逻辑函数。约束项是指不会或不允许出现的变量取值组合所对应的最小项。约束条件是由约束项加起来所构成的函数表达式。,【例2.2.8】要求一个逻辑函数Z能够实现对用8421码ABCD表示

38、的一位十进制数判断奇、偶数。解 该逻辑函数Z的真值表如表所示，图是其卡诺图。其中10101111六个状态不可能出现，所以m10m15是约束项，在真值表和卡诺图中用(或)表示。,具有约束的逻辑函数的化简,表2.2.8 例2.2.8的真值表,图2.2.18 Z的卡诺图（a）约束项当作0画圈；（b）约束项m11、m13、m15当作1画圈,具有约束的逻辑函数的化简,约束条件可写为d（10，11，12，13，14，15）=0，也可表示成ABAC=0。函数Z的逻辑表达式可写成,Z（A，B,C，D）=m（1，3，5，7，9）d（10，11，12，13，14，15）,具有约束的逻辑函数的化简,因为约束项是不可能出现的项，因此在合并最小项时，或者作0，或者作1，都可以。上例中，若将m11、m13、m15当作“0”处理，如图2.2.18（a）所示，化简后的函数为若将m11、m13、m15当作“1”处理，如图2.2.18（b）所示,化简后的函数为Z=D。显然，利用约束项化简逻辑函数，结果要简单。,具有约束的逻辑函数的化简,习 题,1.9 逻辑函数Z1Z4的真值表如表1.1 所示，试分别写出它们的标准与或式，并画出逻辑图。,表1.1 题 1.9 表,2.11 写出题2.11图所示的逻辑函数L1、L2、L3、L4的逻辑表达式。,题 1.11 图,