《EDA技术实用教程课后答案----潘松版.docx》由会员分享，可在线阅读，更多相关《EDA技术实用教程课后答案----潘松版.docx（29页珍藏版）》请在三一办公上搜索。
1、PagC一一第一第I-IEDA技术与ASIC设:汁和FPGA开发有什么关系？P3-4答：利用EDA技术进行电子系统设计的最终目标是完成专用集成电路ASIC的设计和实现：FPGA和CP1.D是实现这一途径的主流器件.FPGA和CP1.D通常也被称为可编程专用IC.或可编程ASIC.FPGA和CP1.D的应用是EDA技术有机融合软硬件电子设计技术、SoC（片上系统）和ASlC设计.以及对自动设计与自动实现最典型的注锌.1-2与软件描述语言相比，VHD1.有什么特点？P6答：编课器将软件程序融洋成基于某种特定CPU的机器代码，这种代码仅限于这种CPU而不能移植，并且机器代码不代表硬件结构.更不能变更
2、CPU的便件结构,只旎被动地为其特定的便件电路结构所利用.综合器将VHDI.程序转化的目标是底层的电路结构网衣文件，这种满造VHD1.设计程序功能描述的电跖站构，不依然于任何特定硬件环境：具有相对独立性.综合器在将VHD1.（硬件描述语言）友达的电路功能转化成详细的电路结构网表过程中，具有明显的能动性和创建性,它不是机械的一一对应式的“蝴译”,而是依据设计库、工艺库以及按先设置的各类约束条件，选择最优的方式完成电路结构的设计。3什么是综合?有哪些类型?综合在电子设计自动化中的地位毡什么？P5什么是综合？答：在电子设计领域中涂合的概念可以表示为：将用行为和功能层次表达的电子系统转换为低层次的便于
3、详细实现的模块组合装配的过程.有哪些类鞭？谷：（I）从自然语音杼换到VHD1.语言算法表示，即自然语言综合。（2）从律法表示转换到寄存器传输级（RegiSterTranSPoH1.eYeI,RTQ,即从行为城到结构域的存合，即行为粽合,从RT1.级表示转换到逻辑门（包括触发器）的表示，即逻辑综合.（4）从逻辑门上示传换到版图表示（ASIC设计），或转换到FPG的配过网衣文件，可称为版图媒合或结构媒合。综合在电子设计自动化中的地位是什么？答：是核心地位(见图l3).综合器具有更困玳的工作环境，综合器在接受VHD1.程序并打算对其踪合前必需获得与最终实现设计电路硬件特征相关的工艺诲信息,以及扶褥优
4、化综合的诸多约束条件信刖：依据工艺库和约束条件信息，将VHD1.程序依化成电路实现的相关信息.1-4在EDA技术中，自顶向下的设计方法的说要意义是什么？P710答：在EDA技术应用中，自顶向下的设计方法,就是在整个设计流程中各设计环节逐步求精的过程.1-5IP在EDA技术的应用和发展中的意义是什么？Pl112答：1P核具有规范的接口协议,良好的可移植与可测试性,为系统开发供应了军籍的保证.其次也2-1叙述EDA的FTPAjCP1.D设计流程.PI3-16I.设计输入(原理ES/HD1.文本编辑)；2.综合；3.道死：4.时序仿真与功能仿真；S.编程下骐：6.硬件测试.2-2IP是什么?IP与E
5、DA技术的关系是什么？P2426IP是什么？答：IP是学问产权核或学问产权模块.用于ASlC或FPGAjCP1.D中的fii先设计好的电路功能模块.IP与EDA技术的关系是什么？答:IP在EDA技术开发中具有非常重要的地位：与EDA技术的关系分有软IP.固IP、WIP:软IP是用VHD1.Pe!件描述比吉描逑的功能块,并不涉及用什么详细电路元件实现这些功能；SXIP通常是以硬件描述港吉HD1.源文件的形式H；现.囚IP是完成了绘合的功能块.具有较大的设计深度,以网表文件的脖式提交客户运用,硬IP供应设计的最终阶段产品：掩模，23叙述ASIC的设计方法.PI8-I9答：ASIC设计方法,按版图结
6、构及制造方法分有半定制(Semicustom)和全定制(FIIHYUSIOm)两种实现方法.全定制方法是一种基于晶体管级的，手工设计版图的制造方法.半定制法是一种约束性设计方式，约束的目的是简化设计，缩短设计周期，降低设计成本提拓设计正跑率.华定制法按逻辑实现的方式不同，可再分为门阵列法,标准电元法和可编程选套器件法，24FPGA/CP1.D在ASIC设计中有什么用途？P16.18答：FPGA/CP1.D在ASICi殳计中，屈于可编程ASIC的逻辑器件：使设计效率大为提高，上市的时间大为缩短，2-5简述在基于FPGRCP1.D的EDA设计流程中所涉及的EDAI：具,及其在整个流程中的作用”Pl
7、9-23答：域于FpGA,CP1.D的EDA设计流程中所涉及的EDA工具有：设计输入编辑器（作用：接受不同的设计蛤Pagc2入龙达方式，如原理图输入方式、状态图输入方式、波形输入方式以及HD1.的文本输入方式。）；HD1.综合器（作用：HD1.综合潺依据工艺库和约束条件信息.将设计怆入娟软器供应的信息将化为目标潺件硬件结构细微环节的信息，并在数字电路设计技术、化简优化算法以及计W机软件等困难结体进行优化处理）；仿真器（作用：行为模型的表达、电子系统的建模、逻辑电路的蛤证及门级系统的测试）；适配器（作用：完成目标系统在器件上的布局和布战）：下我器（作用：把设计结果信息下我到对应的实际器件,实现硬
8、件设计.第二章3“O1.MC（箍出逻辑宏弟元）有何功能?说明GA1.是怎样实现可编程组合电路与时序HI路的。P3436O1.MC行何功能？答：O1.MC单元设有多种组态,可配置成专用组合输出、专用蜡入、组合怆出双向门、寄存器输出、寄存器输出双向口等.说明GA1.是怎样实现可娟程组合电路与时序电路的？答：GA1.（通用阵列逻辑零件）是通过对其中的O1.MC（独出逻辑宏单元）的涮程和三种模式配置（寄存器模式、双合模式、筒洁模式），实现现合电路与时序电路设计的。3-2什么是基于乘积项的可编程逻辑结构？P3334,40答：GA1.CPI.D之类称是基于乘枳墓的可编程结构：即包含有可编程与阵列和固定的或
9、阵列的PA1.（可编程阵列逻辑）涕件构成.33什么是范干宜找去的可编程逻辑结构？P4071答：FPGA（现场可编程门阵列）是基于查找表的可编程逻辑结构.3-4FPGA系列器件中的1.AB有何作用？P4375答:FPGA（Cyclone/CyCIondD系列器件主要由设辑阵列块1.AB、嵌入式存储器块（EAB）、UO单元、嵌入式硬件乘法器和P1.1.等模块构成：其中1.AB（逻辑阵列块）由一系列相邻的1.E（逻辑单元）构成的；FPGA可编程资源主要来自逻辑阵列块1.AB.3-5与传统的测试技术相比，边界扫描技术有何优点？P47-50等：运用BST（边界扫描测试）规范测试，不必运用物理探针，可在器
10、件正常工作时在系统捕获洌依的功能数据。克服传统的外探针测试法和“针床”夹具测试法来无法对IC内部节点无法测试的雄鹿.3-6说明编程与此置这两个概念.P58答：编程：基于电可擦除存储单元的EEPRoM或FlaSh技术.CP1.D一股运用此技术进行第程.CP1.D被解程后改变了电可擦除存储总元中的信息，掉电后可保存，电可擦除端理工艺的优点是编程后信息不会因抻电而丢失，但编程次数有限，编程的速度不快.鼠汽：fSRAM杳找表的编程单元。编程信息是保存在SRAM中的，SRAM在抻电后期程信息马上去失，在下次上电后，还须要更新投入编程信息.大部分FPGA采纳该种编程工艺.该类涔件的编程般称为配置，对于SR
11、AM型FKiA来说,配置次数无限.且速度快：在加电时可随时更改逻拊：下载信息的保密性也不如电可擦除的编程，3-7请参阅相关资料，并回答问即：按本派给出的归类方式，将基于乘枳项的可编程设辑结构的P1.D端件归类为CP1.D；将堪于杳找表的可编程避轨结构的P1.D器什归类为FPGA,那么，APEX系列侬于什么类型P1.D器件?MAXIl系列乂嫌于什么类型的P1.D器件?为什么？P5456答：APEX(AdVanced1.ogicEIemeniMatrix)系列mFFPGA类型P1.D器件；编程信息件FSRAM中。MAXII系列属于CPID类型的Pl-D器件：编程信息存于EEPROM.笫四未4-1:
12、画出与下例实体描述对应的原埋图符号元件：ENTITYbuOsIS-实体1：三态镀冲器PORT(inpudNSTDJ.(XjIC:一输入海enable:INSTD_1.OGlC”使能跳OUtPUI:0UTSTDJ1.oGICD一愉出一ENDbuOx:Pagc3ENTlTYmux2llS一实体2：2选1多路选择零PORTinO,inItsd:INSTD_1.oGIC:output:OUTSTD_1.(X；lC);41答案4-2.图3-30所示的是4选1算路选择器，试分别用IFJHEN谱句和CASE谱句的表达方式写出此电路的VHD1.程序.选择限制的信号Sl和SO的数据类型为STD_1.OGuVEe
13、ToR：当$1=0,So=U；SI=0,$O=T：sl=l,.SO=O和SI=T,SO=T分别执行y=a、y=b,y=c,y=d.4-2.答案I.IBRARYIEEE：USEIEEE.STD_1.OGIC_IIM.A1.1.:ENTITYMUX4IlSPORT(s11NSTD-1.C.VECTOR(1DOWNTOO)2输入选信号ahc.d:INSTD_1.OGlC:蚪入信号y:OUTSTD_1.oGIC)”输出端END1.NY:ARCHlTECTUREARToFMUX4IISBEGINPRoCESSBEGINIF(S=()O)THENy=a:E1.SIF(S=01)THENy=b:E1.S!K
14、S=l()THENy=c:E1.SIF(S=i)THENy=d;E1.SEyyyyyjl;WHENOTHERS=NU1.1.;ENDCASE;ENDPROCESS;ENDART;4-3.图3-31所示的是双2选I多路选择器构成的电路MUXK,对于其中MUX21A.当S=O和T时,分别有yv=a和y=,br试在一个结构体中用两个进程来去达此电路，姆个进程中用CASE语句描述一个2选I多路选择器MUX21A。43.答案1.1BRARYIEEE:USEIEEE.STDJ.(X5IC.1164.AI.1.;ENTITYMUX221ISPORT(al,a2ja3:INSTD_1.OGUVECTOR(ID
15、OWNTo0;一输入信号mty:OUTSTD_1.OG1C):-输出端ENDENTITY;AReHITECnJREoNEOFMUX22USSlGNA1.tmp：STD_1.OGIC；BEGINPRo1:PROCESS(SO)BEGINlFs0=,0wTHENtmp=a2;E1.SEmx=a3;ENDIE:ENDPROCESS;PRo2:PROCESS6】)BEGINIFSII.(THENotyFl;E1.SEoUtyCASE:44下图是个含有上升沿触发的D触发器的时序电路，试写出此电路的VHD1.设计文件，44.答案1.IBRARYIEEE;USEIEEE.STD_1.OGIC_1164.A1
16、.1.;ENTlTYMUITnsC1.Ko:1NSTD-1.oGlC;一输入佶号OUTl:OUTSTDJ1.oG输出相ENDENTlTY：ArchitectureoneofmultiisSIGNA1.Q:STD1.OGIC:Pagc5BEGINPROl:PROCESS(C1.KO)BEGINIFC1.KTVENTNDC1.K-,THENQ=NOT(CI.ORQ)jEI.SEENDlF;ENDPROCESS;PR02:PROCESS(C1.KO)BEGINOUTK=Q;ENDPROCESS;ENDARCHlTECTUREQNE;ENDPROCESS;4S.给出1位全减器的VHD1.描述.要求：(
17、1)计先设计1位半减器，然后用例化语句将它们连接起来，图3-32中h.subcr是半减器,diff是输出差,s_ou(是借位输出，sub_in是借位.怆人.(2)以I位全减器为基本硬件，构成串行借位的8位减法器，要求用例化语句来完成此项设计(减法运算是Xy-sun-in=liffr)45.答案底层文件I：or2a.VHD实现或门操作1.IBRARYIEEE:USEIEEE.STDJXXiIC.lI64.A1.1.;USEIEEE.STD_1.OGIC_UNSIGNEDA1.1.:ENTlTYorZaISPORTmbINSTD-1.OGIC:c:OuTSTD_1.OGIC)：ENDENTiTYo
18、rla;ARCHHECT1.IREoncOIor2alSBEGINc=aORb;ENDARCHITECTHREonc;底层文件2：h_wbber.VHD实现一位半收器1.lBRARYIEEE;USEIEEE.STD,1.OGIC.1164.A1.1.:USEIEEESTD.OGlQUNSlGNED.A1.1.;ENTlTYI1.SUbberlSPoRT(X.y:INSTD_1.OGIC;diff,s_out:OUTSTD_1.OGIC);ENDENTlTYh-Subber:ARCHlTEcTUREONEOHuUbbedSSIGNA1.xyz:STD_1.OGIC_VECTOR(IDOWNTOO
19、);BEGINxyz=xdifr=0ou(diff=outdiff=,r_outdiflr=0zs.out;VHENOTHERS=NU1.1.;ENDCASE:ENDPROeESS；Endarchitectureone:蹊层文件：f_subber.VHD实现一位全减器1.IBRARYIEEE;USEIEEE3TD_1.OG1C164.A1.1.;USEIEEE.STD_1.OGIc1.UNSIGNEDA1.1.;ENwHTYCsubbcrlSK)RT(x.y,subJn:INSTDJXXilC;diffr.sub,oucOUTSTD,1.lC);ENDENTiTY1.subbcr;ARCHIT
20、ECT1.REONEOFCsubberlSCOMPONENTh.subbcrPORTx,y:lNSTD_1.OGlC:difl,3-ouCUTSTD-1.lC);ENDCOMPONENT;COMK)NEN,Ibr2aPORTx.y=y,diff=d.s_oul=e):u2:h_subbcrW)!d,y=sub_inJiff=dihr,s_out=0：u3:oi2aPORTM/P(a=f,b=e.c=$ub_ou();ENDARCHriECTUREONE:ENDARCHITECTUREART;46依据下图.写出顶层文件MX3256.VHD的VHD1.设计文件.4.6.答案MAX3256顶层文件1
21、.IBRARYIEEE;USEIEEES1D_1.OGIC164.A1.1.：USEIEEE.STD.OGlCJJNSlGNED.A1.1.;ENTITYMAX3256ISK)RT(INA.INBJNCKJNSTDJ.OGIC;INC:iNSTD_1.OGIC;EQUT:OUTSTDJOGIC);ENDENTITYMAX3256;ARCHHECT1.REONEOFMAX3256ISCoMPoNENT1.K35调用1.K35声明语句K)K(A!.A2JNSTD1.(XJIC;C1.KrINSTD.1.IC:QI.Q2:0UTSTD_1.0GIC);ENDCOMPONENT;COMPONENTD-
22、调用D触发器声明语句PoRTa)CINSTDJOGIC：Page7-C1.K:1NSTD_1.OGIC;Q:OUTSTD_1.OGIC)：ENDCOMPONENT;COMPONENTMUX21-调用：选一选择器声明谱句PORT(BAINSTD_1.OGIC;SJNSTD.1.IC:c：outstd_i.OGIC)；ENDCOMPONENT;SIGNAI.AA.BB,CC,DD:STD_1.OGIC；BEGINuk1.K35K)RTMARAl=lNA.A2=lNB.C1.K=INCK.Ql=AA.Q2=BB):u2:DPORTMAP(D=BB;C1.K=INCK.C=INC,Q=CC);u3K3
23、5K)RTMARAl=BB.A2=CC.C1.K=INCK.Ql=DD.Q2=AA,A=DD.S=BBC=E):ENDARCHirECirREONE:谀计含有异步清零和计数使能的监位二进制加战可控计数涔.4-7.答案：I.IBRARYIEEE;useieee.std-1.OGiC-Iim.all；USEIEEE.STDJOGlQUNSIGNED.A1.1.;Entitycnt16isPOKKC1.K.RST.1.N:INSTD_1.(X；1C:CH00SE:INBIT;SETDATA:HUmiRlNTEGERRANCE65535DOWNToO:COUT:BUFFERINTEGERR/NCE65
24、535DOWNTOO);ENDCNT16;ARCHITECTUREONEOFCNTI6ISBEGINPR(X?BSS(CI.K.RST.SDATA)VARIAB1.EQI:STD_1.OGIC_VECTOR(65535DOWNTOO);BEGINIFRST=ITHEN“计数器异步取位Qk=(OHERS=):elsifset=,then-计数器步议位Qk=SEIDATA;EISIFC1.KEvENTANDC1.K=TTHEN-检测时钟升沿IFEN=THEN-检测是否允许计数IFCH(X)SE=,THEN”选择加法计数Q1.=QI+1;一计数器加一E1.SEQl=Q1七一计数器加一ENDIF:EN
25、DlF:ENDIF;COUTV=QI：-将计数值向端口出ENDPROCESS:ENDONE;PagC8第五章5-1归纳利用QuartusII进行VHD1.文本输入设计的流程：从文件输入始终到SignaITapIl测试.P95-PII5答：1建立工作陈文件夹和编辑设计文件：2创建工程：3编译前设汽；4全程编译：5时序仿真；6引脚锁定：7毛过文件下拨：8打开SignarRlPH编辑窗口：9调入SignaITaPH的侍测侑号：IOSignaITapII参数设置：IlSignarraPIl参数设置文件存盘：12带有SiaaITaPIl测试信息的爆译下载：13启动SignaITapIl进行采样与分析；1
26、4SignHTaPlI的其他设用和限制方法。5.65.7 Pagc95.85.9-PagC105.10-Page11-5.125.135.14-Page12第六章6-1什么是固有延时?什么是惯性证时?P154151答：固有延时(IncniaIDcIay)也称为惯性延时,固有延时的主要物理机制是分布电容效应.6-26是什么?在VHD1.中,3有什么用处?P1528是什么？答：在VHD1.仿真和综合器中.默认的同有延时贵它在数学上是一个无穷小BO,被称为&延时.在VlID1.,8有什么用处?答：在VHD1.信号赋值中未给出固有廷时状况b.VHD1.仿真器和综合擀符自动为系统中的信号赋值配说一足帔小
27、而又能满感逻辑排序的延时M；使并行语句和依次语句中的并列赋值设轼得以正确执行.6-4说明信号和变量的功能特点，以及应用上的异同点。PI28-P129答：变fit：变量是一个局部量,只能在进程和子程序中运Rk变肽不能将信息带出对它做出定义的当前结构.变量的赋值是一种志向化的数据传输，是马上发生的，不存在任何延时行为。变届的主要作用是在进程中作为临时的数据存储单元，信号：信号是描述硬件系统的基本数据对象.其性筋类似于连接线：可作为设计实体中并行语句模块间的信息沟通通道，信号不但可以容纳当前值，也可以保持历史伯：马触发器的记忆功能有很好的对应关系。65在VHD1.设计中，结时序电路消,零(红位)有两
28、种力方法，它们是什么？解：设Q定义成信号，一种方法：Qv=”00()Oo0”：其中”000OOtr反映出信号Q的位宽度.其次种方法：Q法)；其中HERS=*0不须要给出信号Q的位宽%即可对Q清等。6-6哪一种虹位方法必需构虹位信号放在敏感信号衣中?给出这两种电路的VHD1.描述.解：边沿触发复位信号要将双位信号放在进程的敏强信号表中。0):ENDlRENDPROCESS;Qlv=QQ:END;(2)电平触发坡位伯号ARCHlTECTUREbhVOFDFF3ISSIGNA1.QQ:STD_1.OGIC;BEGINPRoCESSy1.K)BEGINIFRST-,THENQQV=(OTHERS=0)
29、;ENDIF;ENDPROCESS;Q=QQ;END:67什么是R载函数？啦我弊符有何用处?如何调用啦我徵符函数?答：I）什么是田就函数？依据操作对象变换处理功能J（2）重栽算符有何用处？用于两个不同类型的操作数据自动转换成同种数据类型，井进行运算处理，（3）如何调用重我算符函数?采纳隐式方式调用,无需事先声明。6-8推断卜面三个程序中是否有错误，若有则指出错误所在，并给出完将程序。程序1:SignalA.EN:$ldOgic;Process(AtEN)VariablcBzstd-logic;BeginIlEN=IthenB=A:endif;一将Bb.c:in(eger;beginc=ab;将
30、oc=abw改成*4c=ab,end;程序3:Iibraryiecc:uscicee.MdJogic_H64.all;CnIiIymUX2IisP()RT(a,b:ins(d_logic;scl:insidJoglc;c:outstd_loglc;);-4改成)CndSam2:将“sam2”改成mentitymux2iarchitcclurconcofmux2lisbegin-地1*proccssa.b,scl)bcginifsel=Ohenc:=a;elsec:=b;endif;“应改成ifsel=Othenc=aelsec=bxriif;Page14-JfJtHl-cndproccss;c
31、nd(wo;-4TWO”改成architcctureonc7-21.PM_RoM、1.PM_RAM、1.PMj7IFO等模块与FPGA中嵌入的EAB、ESB.M4K有怎样的联系？答：ACEXIK系列为EAB；APEX20K系列为ESB；CyCk)ne系列为M4K第八章8/仿按例8/,将例84单进程用两个进程，即一个时序进程，一个组合进程表达出来,一解：【例8】的改写如下：1.IBRARY1EEE;USEIEEE.STD_1.OGIC_1164.A1.1.:ENTrrYMOoREIISPoRT(DATAIN:INSTD_1.OGIUVECTOR1DOWNTOO)：CI.K,RSTINSTDJ.O
32、GIC;Q:OUTSTD_1.OGIC_VECOR(3DOWNTOO):ENDMOORE1;ARCHITECTUREbehavOFMOOREIISTYPEST_TYPE1S(STO,ST1,ST2.ST3.ST4);SIGNA1.C_ST,N_ST:ST_TYPE;BEGlNREG:PRoCESS(C1.K.RST)BEGINIFRST=*ITHENC.ST=ST();-Q=(XMX);Elsifclkeventandclk=Tthenc_stlFDAAIN=10THENN_ST=ST1:E1.SEN_ST=STO;ENDIF;Q,100l;WHENSTI=IFDATAIN=11THENN,S
33、T=ST2;E1.SEN.ST=STkENDIF;QIFDYAIN=m0,THENN.ST1PDAAIN=h(X)THENN_ST=ST4;E1.SEN_ST=ST2;ENDIF;QIFDATAIN=m11THENN_ST=STO;E1.SEN.ST=ST3zENDIF;QN_ST=STO:ENDCASE:Endprocesscom;ENDbchav;82为确保例8-52iSfi?Mealy型状态机)的状态机输出信号没有毛剌，试用例8口的方式构成一个单进程状态.使输出信号卷到牢靠锁存,在相同输入信号条件下,给出两程序的仿真波形.解：【例85改写如下:1.lBRARYIEEE:USEIEEE.S
34、TDOG1C,1164.A1.1.:EnhtymealyiisPORT(CIKDATAlN,RESEriNSTDJ(X5IC;Q:OUTSTD_1.OGIC_VECTOR(4DOWNTOO):ENDMEA1.YI;ARciIITECTUREbehavOFMEA1.YIISTYPEstatcsIS(stOtIt2,s31s4);SIGNA1.STXstates;BEGINPROCESS(C1.KiRESET)单一迸程BEGIN!PRESET=ITHENSTXIFDATAIN=,lTHENSTX=stkENDIF:ifdatain=THENQ=lowxr：E1.SEQIFDATAIN=,0THEN
35、STX=st2zEND!F:IFDTlN=THENQ=,10lIK;E1.SEQlFDATIN=ITHENSTX=sOENDIF;1FDATA1N=1THENQ=m1010;EISEQIFDATAIN=THENSTX=st4ENDIF;IFDATAIN-X)THENQ1IOI;E1.SEQJFDATAIN=ITHENSTX=st(ENDIF;1FDTIN=,ITHENQ=,1110;E1.SEQSTX=3lOQWNT(X):SlGNA1.1.OCK:STD_1.OGlC.转换后数据输出锁存时钟信号BEGINADDA=T;-当ADDAV=U,模拟信号进入通道IN0：当ADDAV=T,则进入通道I
36、NlQ=REG1.;1.oCKOA1.E=SSTARTV=UXOCKv=UgEv=U:next_s(a(eA1.Ev=T:STARTV=T:1.oCKV=O:OEV=代neNi_$tateA1.Ev=SSTARTV=。:1.OCKV=U:OEv=。：IF(EOC=I-)THENncxi_state=s(3;-EOC=I发明转换结束E1.SEnext_Ma(eA1.E二O;STARTO;1.OCK=0;OEV=T;nw_而lcA1.E=Y)START=01.OCK=liOE=incxCstatcncxl_slale=siO:ENDCASE;ENDPROCESSCoM:REG:PRoCESS(C1
37、.K)BEGINlHC1.KEVENTANDC1.K=r)THENcurrcnt_state1.OCK)没有毛刺.方法I：将输出信号锁存后猿出：方法2：运用状态玛干脆输出型状态机，并比较这三种状态机的特点.-解：【例82】依据图85状态图，采纳MoO代里状态机，设计ADCO809采样限制器”方法1(将输出限制信号锁存后怆出)的VHD1.程序代码如下：1.lBRARYIEEE：USEIEEE.STDJ.OGIC_1164.A1.1.;EntityadcintisPoRT(D:1NSTD_1.OGIC_VECTOR(7DoWNTo0):-来自0809转换好的8位数据C1.K:1NSTD_1.OGIC:“状态机工作时钟EoC:INSTDJOGlC-转换状态指示,低电平表示正在转换A1.E:OuTSTDJoGIC;-8个模拟信号通道地址锁存信号START:OUTSTD_1.OGIC;-用换起先信号OE:OUTSTD_IQGlG-数据输Hl三态限制伯号ADDA:OuTSTD_1.OGIC:一信号通道最低位限制信号I.OCKO:OUTSTD_IXX；IC;-视察数据锁存时仲Q:OUTSTD_1.OGIC_VECT
