《组合电路的竞争和冒险.ppt》由会员分享，可在线阅读，更多相关《组合电路的竞争和冒险.ppt（26页珍藏版）》请在三一办公上搜索。
1、,前面所分析的逻辑电路，基于输入/输出都是在稳定的逻辑电平下进行的，没有考虑动态变化状态。实际上，输入信号有变化，或者某个变量通过两条以上路经到达输出端。由于路经不同，到达的时间就有先有后，这一现象叫做竞争。,一、竞争和冒险,例：一个由两级或非门组成的组合电路。,假设：B=0,理想情况下：A 无论如何变化，F0。,实际情况下：输入信号每通过一级门电路都需要一定的延迟时间t pd。,画出考虑延迟时间的输入/输出波形图。,当：A 由10,0,考虑G1门延迟时间,当A由1变为0时，由于考虑了G1门的延迟时间，在G2门的2个输入端出现了均为0的短暂时刻，使G2门输出产生了不应有的窄脉冲，这个窄脉冲称为
2、毛刺。,第三节 组合电路的竞争和冒险,从波形上可以分为：,静态冒险,动态冒险,静态冒险：,输入信号变化前、后，输出的稳态值是一样的，只有输入信号发生变化时，输出产生毛刺。,动态冒险:,输入信号变化前、后，输出的稳态值是不一样的，并在边沿处产生毛刺。,动态冒险往往是由静态冒险造成的。,引起冒险的原因可分为：,函数冒险和功能冒险。,二、冒险类型,在稳态条件下：,在动态条件下：,A由10,早于B由01的变化，即A先到达或门输入端并与变化前的B相加，经或门传输延迟时间t pd后，到达F，使F=0。输出出现偏1冒险。,这种冒险通过改变电路结构是不能消除的，避免冒险的方法是，同一时刻只允许单个输入变量变化
3、。,1、函数冒险,当ABC从010111时：,由F的卡诺图可知，在稳定情况下，,F(0,1,0)=1,F(1,1,1)=1,如果A,C两个输入信号发生变化：,若：C先由01,其路经010011111。,F(0,1,0)=1,F(0,1,1)=0,F(1,1,1)=1,产生偏1冒险。,若：A先由01,其路经010110111。,F(0,1,0)=1,F(1,1,0)=1,F(1,1,1)=1,不会产生冒险。,由以上分析可知：,当有两个或两个以上的输入信号发生变化时，由于可能经过的路经不同而产生的静态冒险称为功能冒险。,2、功能冒险,代数法：,卡诺图法：,取样脉冲法,输出端加滤波电路,1、代数法：
4、,在n变量的逻辑表达式中，给n-1个变量以特定取值（0,1),表达式仅保留某个具有竞争能力的变量X,使逻辑表达式变成,则实现该表达式的逻辑电路存在冒险。,三、冒险的判别和消除,根据逻辑电路图写出表达式。,令B=C=1,A具有两条路经到达输出端，所以A变量为具有竞争能力的变量。会产生0冒险。,产生偏1冒险，即0冒险。,消除冒险的方法：,消除冒险的方法就是消除,产生的条件。,根据包含律可以写出：,令B=C=1,输出F1,不可能出现0冒险。,从本例看出：最简和最佳是一对矛盾两个方面。,例1：已知电路图，判断电路是否存在冒险，并画出消除冒险的电路。,令B=C=0,会产生1冒险,消除冒险的方法：,消除冒
5、险的方法就是消除,产生的条件。,根据包含律可以写出：,令B=C=0,输出F0,不可能出现1冒险。,例2：已知电路图，判断电路是否存在冒险，并画出消除冒险的电路。,在卡诺图中，函数的每一个与项（或项）对应一个合并圈，若两个合并圈相切，相切之处会出现冒险。,相切处：B=C=1,相切处：B=C=0,令B=C=1,产生0冒险,消除冒险的方法：,在相切处增加一个合并圈BC。,令B=C=0,产生1冒险,消除冒险的方法：,在相切处增加一个合并圈B+C。,卡诺图法和代数法分析方法完全一样。,2、卡诺图法：,多个输入发生状态变化时，冒险是难以消除的。当组合电路的冒险影响了整个系统的工作时，可以采用取样脉冲的方法
6、加以解决。,先判断组合电路有无冒险产生，,若有冒险加取样脉冲与组合电路相与。,取样脉冲仅在输出门处于稳定值期间到来，保证输出结果正确，在取样脉冲周期之外，输出信息无效。,取样脉冲法目的是避开冒险。,3、取样脉冲法：,RC积分电路，是一阶低通滤波器，能滤除信号中高频分量，毛刺就是一个高频分量，加滤波电路能有效消除毛刺。,本章重点掌握：,全加器、译码器、数据选择器。,小规模集成电路要会分析，会设计。,中规模集成电路：要求看懂功能表，熟练应用集成电路。,4、输出端加滤波电容：,本章小结,1常用的中规模组合逻辑器件包括编码器、译码器、数据选择器、数值比较器、加法器等。2上述组合逻辑器件除了具有其基本功
7、能外，还可用来设计组合逻辑电路。应用中规模组合逻辑器件进行组合逻辑电路设计的一般原则是：使用MSI芯片的个数和品种型号最少，芯片之间的连线最少3用MSI芯片设计组合逻辑电路最简单和最常用的方法是，用数据选择器设计多输入、单输出的逻辑函数；用二进制译码器设计多输入、多输出的逻辑函数。,习题五,7.设计一位二进制数全减电路,解：首先列出全减器真值表,S,CO,用与非门和异或门实现,要求用2-4译码器及与门实现,最后画出用与非门和异或门实现的全减器逻辑电路图。,最后画出用2-4译码器实现的一位二进制全减器。,用2-4译码器及与门实现,（1)8421BCD码转换为余三码,（2)将余三码转换为8421B
8、CD码,8421BCD吗余三码0011（0011)补1100+1=1101,14.用并行4位全加器实现下列代码转换,（1)8421BCD转换为余三码,15.用双4选1数据选择器实现代码转换,同理可以得出A2片输入为：,A1片输入为：,A0片输入为：,A3片输入：,A2片输入：,A1片输入：,A0片输入：,用四片4选1数据选择器实现,用双4选1数据选择器实现,A3片输入：,A2片输入：,A1片输入：,A0片输入：,20 选1可用5片4选1和1片3-8译码器组成。,32 选1可用8片4选1和1片3-8译码器组成。,19.用4选1数据选择器和3-8译码器组成20选1数据选择器和32 选1数据选择器。
9、,用5片4选1和1片3-8译码器组成的20 选1 数据选择器。,16选1需要4位地址码A3,A2,A1,A0。,高2位地址A3,A2产生双4选1的选通信号。,低2位地址A1,A0作为双4选1的地址码。,24.试用两片双4选1数据选择器接成一个16选1数据选择器，连接时允许附加必要的门电路。,用两片双4选1数据选择器组成的16选1数据选择器,练习题：,1、已知F(ABCD)=(0,2,8,10,11,14,15),要求在输入只有原变量的条件下，用最少或非门实现，并画出逻辑电路图。,2、设计一位全加器。要求用2-4译码器及与非门实现，并画出逻辑电路图。,3、分析电路：,写出电路的输出函数F1,F2的逻辑表达式，结果用最小项之和的形式m来表示。,若要用74138实现四变量函数Y(ABCD)=m(0,5,8,15),芯片如何连接，画出其电路图。,4、组合电路综合应用题,试设计一个即能做一位二进制数的全加运算，又能做一位二进制数的全减运算的组合逻辑电路。,根据题意要求，列出真值表。,写出电路输出函数的最简与或表达式。,画出用74138译码器实现的电路。,画出用数据选择器实现的电路。,
